tf.fit.rpt

等精度数字频率计 的一个工程---包括vhdl源程序和编译后产生的相关文件

; tsq[23] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[24] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[25] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[26] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[27] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[28] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[29] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[30] ; Output   ; --            ; --            ; --                    ; --  ;
; tsq[31] ; Output   ; --            ; --            ; --                    ; --  ;
; tclk    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; clr     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; ena                 ;                   ;         ;
; tclk                ;                   ;         ;
; clr                 ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------+
; Control Signals                                                                             ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+
; clr  ; PIN_66   ; 32      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ;
; tclk ; PIN_10   ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
+------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clr  ; PIN_66   ; 32      ; Global Clock         ; GCLK6            ;
; tclk ; PIN_10   ; 32      ; Global Clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------------+--------------+
; Name             ; Fan-Out      ;
+------------------+--------------+
; tsq[25]~150      ; 5            ;
; tsq[20]~145      ; 5            ;
; tsq[15]~140      ; 5            ;
; tsq[10]~135      ; 5            ;
; tsq[5]~130       ; 5            ;
; tsq[0]~reg0      ; 3            ;
; tsq[31]~reg0     ; 2            ;
; tsq[30]~reg0     ; 2            ;
; tsq[29]~reg0     ; 2            ;
; tsq[28]~reg0     ; 2            ;
; tsq[27]~reg0     ; 2            ;
; tsq[26]~reg0     ; 2            ;
; tsq[25]~reg0     ; 2            ;
; tsq[24]~reg0     ; 2            ;
; tsq[23]~reg0     ; 2            ;
; tsq[22]~reg0     ; 2            ;
; tsq[21]~reg0     ; 2            ;
; tsq[20]~reg0     ; 2            ;
; tsq[19]~reg0     ; 2            ;
; tsq[18]~reg0     ; 2            ;
; tsq[17]~reg0     ; 2            ;
; tsq[16]~reg0     ; 2            ;
; tsq[15]~reg0     ; 2            ;
; tsq[14]~reg0     ; 2            ;
; tsq[13]~reg0     ; 2            ;
; tsq[12]~reg0     ; 2            ;
; tsq[11]~reg0     ; 2            ;
; tsq[10]~reg0     ; 2            ;
; tsq[9]~reg0      ; 2            ;
; tsq[8]~reg0      ; 2            ;
; tsq[7]~reg0      ; 2            ;
; tsq[6]~reg0      ; 2            ;
; tsq[5]~reg0      ; 2            ;
; tsq[4]~reg0      ; 2            ;
; tsq[3]~reg0      ; 2            ;
; tsq[2]~reg0      ; 2            ;
; tsq[1]~reg0      ; 2            ;
; tsq[30]~155      ; 1            ;
; tsq[29]~154COUT1 ; 1            ;
; tsq[29]~154      ; 1            ;
; tsq[28]~153COUT1 ; 1            ;
; tsq[28]~153      ; 1            ;
; tsq[27]~152COUT1 ; 1            ;
; tsq[27]~152      ; 1            ;
; tsq[26]~151COUT1 ; 1            ;
; tsq[26]~151      ; 1            ;
; tsq[24]~149COUT1 ; 1            ;
; tsq[24]~149      ; 1            ;
; tsq[23]~148COUT1 ; 1            ;
; tsq[23]~148      ; 1            ;
+------------------+--------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 45 / 8,840 ( < 1 % )  ;
; Direct links               ; 0 / 11,506 ( 0 % )    ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 8 / 156 ( 5 % )       ;
; LUT chains                 ; 0 / 2,619 ( 0 % )     ;
; Local interconnects        ; 32 / 11,506 ( < 1 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 58 / 7,520 ( < 1 % )  ;
+----------------------------+-----------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 8.00) ; Number of LABs  (Total = 4) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 2                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 0                           ;
; 10                                         ; 2                           ;