📄 bldcm_con.xml
字号:
<interfaceDefinition version='1.1' language='verilog' kind='module' name='bldcm_con'>
<portList>
<port name='clk' direction='input' type='' kind='' />
<port name='dir' direction='input' type='' kind='' />
<port name='hall' direction='input' type='[2:0]' kind='' />
<port name='pwmout' direction='output' type='[5:0]' kind='regvector' />
</portList>
</interfaceDefinition>
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -