📄 sramtest.sim.rpt
字号:
; |SRAMtest|SRAM_DQ[10] ; |SRAMtest|SRAM_DQ[10] ; out ;
; |SRAMtest|SRAM_DQ[10] ; |SRAMtest|SRAM_DQ[10]~result ; pin_out ;
; |SRAMtest|SRAM_DQ[11] ; |SRAMtest|SRAM_DQ[11] ; out ;
; |SRAMtest|SRAM_DQ[11] ; |SRAMtest|SRAM_DQ[11]~result ; pin_out ;
; |SRAMtest|SRAM_DQ[12] ; |SRAMtest|SRAM_DQ[12] ; out ;
; |SRAMtest|SRAM_DQ[12] ; |SRAMtest|SRAM_DQ[12]~result ; pin_out ;
; |SRAMtest|SRAM_DQ[13] ; |SRAMtest|SRAM_DQ[13] ; out ;
; |SRAMtest|SRAM_DQ[13] ; |SRAMtest|SRAM_DQ[13]~result ; pin_out ;
; |SRAMtest|SRAM_DQ[14] ; |SRAMtest|SRAM_DQ[14] ; out ;
; |SRAMtest|SRAM_DQ[14] ; |SRAMtest|SRAM_DQ[14]~result ; pin_out ;
; |SRAMtest|SRAM_DQ[15] ; |SRAMtest|SRAM_DQ[15] ; out ;
; |SRAMtest|SRAM_DQ[15] ; |SRAMtest|SRAM_DQ[15]~result ; pin_out ;
; |SRAMtest|SRAM_DQ[15]~0 ; |SRAMtest|SRAM_DQ[15]~0 ; out0 ;
; |SRAMtest|SRAM_DQ[14]~1 ; |SRAMtest|SRAM_DQ[14]~1 ; out0 ;
; |SRAMtest|SRAM_DQ[13]~2 ; |SRAMtest|SRAM_DQ[13]~2 ; out0 ;
; |SRAMtest|SRAM_DQ[12]~3 ; |SRAMtest|SRAM_DQ[12]~3 ; out0 ;
; |SRAMtest|SRAM_DQ[11]~4 ; |SRAMtest|SRAM_DQ[11]~4 ; out0 ;
; |SRAMtest|SRAM_DQ[10]~5 ; |SRAMtest|SRAM_DQ[10]~5 ; out0 ;
; |SRAMtest|SRAM_DQ[9]~6 ; |SRAMtest|SRAM_DQ[9]~6 ; out0 ;
; |SRAMtest|SRAM_DQ[8]~7 ; |SRAMtest|SRAM_DQ[8]~7 ; out0 ;
; |SRAMtest|SRAM_DQ[7]~8 ; |SRAMtest|SRAM_DQ[7]~8 ; out0 ;
; |SRAMtest|SRAM_DQ[6]~9 ; |SRAMtest|SRAM_DQ[6]~9 ; out0 ;
; |SRAMtest|SRAM_DQ[5]~10 ; |SRAMtest|SRAM_DQ[5]~10 ; out0 ;
; |SRAMtest|SRAM_DQ[4]~11 ; |SRAMtest|SRAM_DQ[4]~11 ; out0 ;
; |SRAMtest|SRAM_DQ[3]~12 ; |SRAMtest|SRAM_DQ[3]~12 ; out0 ;
; |SRAMtest|SRAM_DQ[2]~13 ; |SRAMtest|SRAM_DQ[2]~13 ; out0 ;
; |SRAMtest|SRAM_DQ[1]~14 ; |SRAMtest|SRAM_DQ[1]~14 ; out0 ;
; |SRAMtest|SRAM_DQ[0]~15 ; |SRAMtest|SRAM_DQ[0]~15 ; out0 ;
; |SRAMtest|SEG7_LUT_4:seg_4|temp_DIG[0] ; |SRAMtest|SEG7_LUT_4:seg_4|temp_DIG[0] ; regout ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~16 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~16 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~17 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~17 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~18 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~18 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~19 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~19 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~20 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~20 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~21 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~21 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~22 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~22 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~23 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~23 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~24 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~24 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~25 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~25 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~26 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~26 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~27 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~27 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~28 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~28 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~29 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~29 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~30 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~30 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~31 ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|SRAM_DQ~31 ; out ;
; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|oDATA[0] ; |SRAMtest|SRAM_16Bit_512K:the_SRAM_16Bit_512K|oDATA[0] ; out0 ;
; |SRAMtest|Reset_Delay:r0|Cont[18] ; |SRAMtest|Reset_Delay:r0|Cont[18] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[17] ; |SRAMtest|Reset_Delay:r0|Cont[17] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[16] ; |SRAMtest|Reset_Delay:r0|Cont[16] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[15] ; |SRAMtest|Reset_Delay:r0|Cont[15] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[14] ; |SRAMtest|Reset_Delay:r0|Cont[14] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[13] ; |SRAMtest|Reset_Delay:r0|Cont[13] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[12] ; |SRAMtest|Reset_Delay:r0|Cont[12] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[11] ; |SRAMtest|Reset_Delay:r0|Cont[11] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[10] ; |SRAMtest|Reset_Delay:r0|Cont[10] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[9] ; |SRAMtest|Reset_Delay:r0|Cont[9] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[8] ; |SRAMtest|Reset_Delay:r0|Cont[8] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[7] ; |SRAMtest|Reset_Delay:r0|Cont[7] ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[6] ; |SRAMtest|Reset_Delay:r0|Cont[6] ; regout ;
; |SRAMtest|Reset_Delay:r0|oRESET ; |SRAMtest|Reset_Delay:r0|oRESET ; regout ;
; |SRAMtest|Reset_Delay:r0|Cont[19] ; |SRAMtest|Reset_Delay:r0|Cont[19] ; regout ;
; |SRAMtest|Reset_Delay:r0|Add0~111 ; |SRAMtest|Reset_Delay:r0|Add0~111 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~112 ; |SRAMtest|Reset_Delay:r0|Add0~112 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~113 ; |SRAMtest|Reset_Delay:r0|Add0~113 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~114 ; |SRAMtest|Reset_Delay:r0|Add0~114 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~115 ; |SRAMtest|Reset_Delay:r0|Add0~115 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~116 ; |SRAMtest|Reset_Delay:r0|Add0~116 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~117 ; |SRAMtest|Reset_Delay:r0|Add0~117 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~118 ; |SRAMtest|Reset_Delay:r0|Add0~118 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~119 ; |SRAMtest|Reset_Delay:r0|Add0~119 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~120 ; |SRAMtest|Reset_Delay:r0|Add0~120 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~121 ; |SRAMtest|Reset_Delay:r0|Add0~121 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~122 ; |SRAMtest|Reset_Delay:r0|Add0~122 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~123 ; |SRAMtest|Reset_Delay:r0|Add0~123 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~124 ; |SRAMtest|Reset_Delay:r0|Add0~124 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~125 ; |SRAMtest|Reset_Delay:r0|Add0~125 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~126 ; |SRAMtest|Reset_Delay:r0|Add0~126 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~127 ; |SRAMtest|Reset_Delay:r0|Add0~127 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~128 ; |SRAMtest|Reset_Delay:r0|Add0~128 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~129 ; |SRAMtest|Reset_Delay:r0|Add0~129 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~130 ; |SRAMtest|Reset_Delay:r0|Add0~130 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~131 ; |SRAMtest|Reset_Delay:r0|Add0~131 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~132 ; |SRAMtest|Reset_Delay:r0|Add0~132 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~133 ; |SRAMtest|Reset_Delay:r0|Add0~133 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~134 ; |SRAMtest|Reset_Delay:r0|Add0~134 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~135 ; |SRAMtest|Reset_Delay:r0|Add0~135 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Add0~136 ; |SRAMtest|Reset_Delay:r0|Add0~136 ; out0 ;
; |SRAMtest|Reset_Delay:r0|Equal0~21 ; |SRAMtest|Reset_Delay:r0|Equal0~21 ; out0 ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
+----------------------------------------+----------------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+----------------------------------------+----------------------------------------+------------------+
; |SRAMtest|iDATA[11] ; |SRAMtest|iDATA[11] ; out ;
; |SRAMtest|iDATA[10] ; |SRAMtest|iDATA[10] ; out ;
; |SRAMtest|iDATA[9] ; |SRAMtest|iDATA[9] ; out ;
; |SRAMtest|iDATA[8] ; |SRAMtest|iDATA[8] ; out ;
; |SRAMtest|iDATA[7] ; |SRAMtest|iDATA[7] ; out ;
; |SRAMtest|iDATA[6] ; |SRAMtest|iDATA[6] ; out ;
; |SRAMtest|iDATA[5] ; |SRAMtest|iDATA[5] ; out ;
; |SRAMtest|iDATA[4] ; |SRAMtest|iDATA[4] ; out ;
; |SRAMtest|iDATA[3] ; |SRAMtest|iDATA[3] ; out ;
; |SRAMtest|iDATA[2] ; |SRAMtest|iDATA[2] ; out ;
; |SRAMtest|iDATA[1] ; |SRAMtest|iDATA[1] ; out ;
; |SRAMtest|iDATA[0] ; |SRAMtest|iDATA[0] ; out ;
; |SRAMtest|SW[1] ; |SRAMtest|SW[1] ; out ;
; |SRAMtest|SW[2] ; |SRAMtest|SW[2] ; out ;
; |SRAMtest|SW[3] ; |SRAMtest|SW[3] ; out ;
; |SRAMtest|SW[5] ; |SRAMtest|SW[5] ; out ;
; |SRAMtest|SW[6] ; |SRAMtest|SW[6] ; out ;
; |SRAMtest|SW[7] ; |SRAMtest|SW[7] ; out ;
; |SRAMtest|SW[9] ; |SRAMtest|SW[9] ; out ;
; |SRAMtest|SW[10] ; |SRAMtest|SW[10] ; out ;
; |SRAMtest|SW[11] ; |SRAMtest|SW[11] ; out ;
; |SRAMtest|LEDR[1] ; |SRAMtest|LEDR[1] ; pin_out ;
; |SRAMtest|LEDR[2] ; |SRAMtest|LEDR[2] ; pin_out ;
; |SRAMtest|LEDR[3] ; |SRAMtest|LEDR[3] ; pin_out ;
; |SRAMtest|LEDR[5] ; |SRAMtest|LEDR[5] ; pin_out ;
; |SRAMtest|LEDR[6] ; |SRAMtest|LEDR[6] ; pin_out ;
; |SRAMtest|LEDR[7] ; |SRAMtest|LEDR[7] ; pin_out ;
; |SRAMtest|LEDR[9] ; |SRAMtest|LEDR[9] ; pin_out ;
; |SRAMtest|LEDR[10] ; |SRAMtest|LEDR[10] ; pin_out ;
; |SRAMtest|LEDR[11] ; |SRAMtest|LEDR[11] ; pin_out ;
; |SRAMtest|LEDR[12] ; |SRAMtest|LEDR[12] ; pin_out ;
; |SRAMtest|LEDR[13] ; |SRAMtest|LEDR[13] ; pin_out ;
; |SRAMtest|LEDR[14] ; |SRAMtest|LEDR[14] ; pin_out ;
; |SRAMtest|LEDR[15] ; |SRAMtest|LEDR[15] ; pin_out ;
; |SRAMtest|LEDR[16] ; |SRAMtest|LEDR[16] ; pin_out ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -