_primary.vhd

来自「FPGA的SRAM存储器的控制程序」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity SRAM_16Bit_512K_tb is
end SRAM_16Bit_512K_tb;