mux_32test.v

来自「关于verilog的各个基本模块的源代码」· Verilog 代码 · 共 376 行 · 第 1/2 页

V
376 行
字号
12
module mux_32test;

wire [31:0]q;
reg  [31:0]q0,q1,q2,q3,q4,q5,q6,q7,q8,q9,q10,q11,q12,q13,q14,q15,q16,q17,q18,q19,q20,q21,q22,q23,q24,q25,q26,q27,q28,q29,q30,q31;
reg  [4:0] raddr;

mux_32 m(q,q0,q1,q2,q3,q4,q5,q6,q7,q8,q9,q10,q11,q12,q13,q14,q15,q16,q17,q18,q19,q20,q21,q22,q23,q24,q25,q26,q27,q28,q29,q30,q31,raddr);

initial
   begin
     raddr=5'd0;
     q0=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q1=32'b1011_1010_1101_1010_0000_1111_0000_1111;
     q2=32'b0101_1011_1111_1111_0000_1111_0000_1111;
     q3=32'b0000_1010_1010_1101_0000_1111_0000_1111;
     q4=32'b0000_1110_0010_1001_0000_1111_0000_1111;
     q5=32'b0000_1011_0010_1111_0000_1111_0000_1111;
     q6=32'b0000_1010_0110_1001_0000_1111_0000_1111;
     q7=32'b0111_1010_0010_1111_0000_1111_0000_1111;
     q8=32'b0110_1010_0010_1101_0000_1111_0000_1111;
     q9=32'b0000_1000_0010_1110_0000_1111_0000_1111;
     q10=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q11=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q12=32'b1000_1000_0010_1111_0000_1111_0000_1111;
     q13=32'b0000_1010_0010_1101_0000_1111_0000_1111;
     q14=32'b0000_1010_0010_1011_0000_1111_0000_1111;
     q15=32'b0000_1010_0010_0001_0000_1111_0000_1111;
     q16=32'b1100_1010_0010_1111_0000_1111_0000_1111;
     q17=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q18=32'b0110_1010_0110_1111_0000_1111_0000_1111;
     q19=32'b0000_1010_0010_1001_0000_1111_0000_1111;
     q20=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q21=32'b0100_1010_0010_1100_0000_1111_0000_1111;
     q22=32'b0100_1010_1110_1111_0000_1111_0000_1111;
     q23=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q24=32'b0010_1010_1110_1111_0000_1111_0000_1111;
     q25=32'b1000_1010_0010_1100_0000_1111_0000_1111;
     q26=32'b1000_1010_0011_1111_0000_1111_0000_1111;
		q27=32'b0000_1010_0010_1100_0000_1111_0000_1111;
		q28=32'b1100_1010_0010_1101_0000_1111_0000_1111;
     q29=32'b1000_1010_0010_1011_0000_1111_0000_1111;
     q30=32'b0000_1010_0000_1111_0000_1111_0000_1111;
		q31=32'b0010_1010_0010_1101_0000_1111_0000_1111;
#50  raddr=5'd1;
     q0=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q1=32'b1011_1010_1101_1010_0000_1111_0000_1111;
     q2=32'b0101_1011_1111_1111_0000_1111_0000_1111;
     q3=32'b0000_1010_1010_1101_0000_1111_0000_1111;
     q4=32'b0000_1110_0010_1001_0000_1111_0000_1111;
     q5=32'b0000_1011_0010_1111_0000_1111_0000_1111;
     q6=32'b0000_1010_0110_1001_0000_1111_0000_1111;
     q7=32'b0111_1010_0010_1111_0000_1111_0000_1111;
     q8=32'b0110_1010_0010_1101_0000_1111_0000_1111;
     q9=32'b0000_1000_0010_1110_0000_1111_0000_1111;
     q10=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q11=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q12=32'b1000_1000_0010_1111_0000_1111_0000_1111;
     q13=32'b0000_1010_0010_1101_0000_1111_0000_1111;
     q14=32'b0000_1010_0010_1011_0000_1111_0000_1111;
     q15=32'b0000_1010_0010_0001_0000_1111_0000_1111;
     q16=32'b1100_1010_0010_1111_0000_1111_0000_1111;
     q17=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q18=32'b0110_1010_0110_1111_0000_1111_0000_1111;
     q19=32'b0000_1010_0010_1001_0000_1111_0000_1111;
     q20=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q21=32'b0100_1010_0010_1100_0000_1111_0000_1111;
     q22=32'b0100_1010_1110_1111_0000_1111_0000_1111;
     q23=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q24=32'b0010_1010_1110_1111_0000_1111_0000_1111;
     q25=32'b1000_1010_0010_1100_0000_1111_0000_1111;
     q26=32'b1000_1010_0011_1111_0000_1111_0000_1111;
		q27=32'b0000_1010_0010_1100_0000_1111_0000_1111;
		q28=32'b1100_1010_0010_1101_0000_1111_0000_1111;
     q29=32'b1000_1010_0010_1011_0000_1111_0000_1111;
     q30=32'b0000_1010_0000_1111_0000_1111_0000_1111;
		q31=32'b0010_1010_0010_1101_0000_1111_0000_1111;
#50  raddr=5'd2;
     q0=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q1=32'b1011_1010_1101_1010_0000_1111_0000_1111;
     q2=32'b0101_1011_1111_1111_0000_1111_0000_1111;
     q3=32'b0000_1010_1010_1101_0000_1111_0000_1111;
     q4=32'b0000_1110_0010_1001_0000_1111_0000_1111;
     q5=32'b0000_1011_0010_1111_0000_1111_0000_1111;
     q6=32'b0000_1010_0110_1001_0000_1111_0000_1111;
     q7=32'b0111_1010_0010_1111_0000_1111_0000_1111;
     q8=32'b0110_1010_0010_1101_0000_1111_0000_1111;
     q9=32'b0000_1000_0010_1110_0000_1111_0000_1111;
     q10=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q11=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q12=32'b1000_1000_0010_1111_0000_1111_0000_1111;
     q13=32'b0000_1010_0010_1101_0000_1111_0000_1111;
     q14=32'b0000_1010_0010_1011_0000_1111_0000_1111;
     q15=32'b0000_1010_0010_0001_0000_1111_0000_1111;
     q16=32'b1100_1010_0010_1111_0000_1111_0000_1111;
     q17=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q18=32'b0110_1010_0110_1111_0000_1111_0000_1111;
     q19=32'b0000_1010_0010_1001_0000_1111_0000_1111;
     q20=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q21=32'b0100_1010_0010_1100_0000_1111_0000_1111;
     q22=32'b0100_1010_1110_1111_0000_1111_0000_1111;
     q23=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q24=32'b0010_1010_1110_1111_0000_1111_0000_1111;
     q25=32'b1000_1010_0010_1100_0000_1111_0000_1111;
     q26=32'b1000_1010_0011_1111_0000_1111_0000_1111;
		q27=32'b0000_1010_0010_1100_0000_1111_0000_1111;
		q28=32'b1100_1010_0010_1101_0000_1111_0000_1111;
     q29=32'b1000_1010_0010_1011_0000_1111_0000_1111;
     q30=32'b0000_1010_0000_1111_0000_1111_0000_1111;
		q31=32'b0010_1010_0010_1101_0000_1111_0000_1111;
#50  raddr=5'd6;
     q0=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q1=32'b1011_1010_1101_1010_0000_1111_0000_1111;
     q2=32'b0101_1011_1111_1111_0000_1111_0000_1111;
     q3=32'b0000_1010_1010_1101_0000_1111_0000_1111;
     q4=32'b0000_1110_0010_1001_0000_1111_0000_1111;
     q5=32'b0000_1011_0010_1111_0000_1111_0000_1111;
     q6=32'b0000_1010_0110_1001_0000_1111_0000_1111;
     q7=32'b0111_1010_0010_1111_0000_1111_0000_1111;
     q8=32'b0110_1010_0010_1101_0000_1111_0000_1111;
     q9=32'b0000_1000_0010_1110_0000_1111_0000_1111;
     q10=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q11=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q12=32'b1000_1000_0010_1111_0000_1111_0000_1111;
     q13=32'b0000_1010_0010_1101_0000_1111_0000_1111;
     q14=32'b0000_1010_0010_1011_0000_1111_0000_1111;
     q15=32'b0000_1010_0010_0001_0000_1111_0000_1111;
     q16=32'b1100_1010_0010_1111_0000_1111_0000_1111;
     q17=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q18=32'b0110_1010_0110_1111_0000_1111_0000_1111;
     q19=32'b0000_1010_0010_1001_0000_1111_0000_1111;
     q20=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q21=32'b0100_1010_0010_1100_0000_1111_0000_1111;
     q22=32'b0100_1010_1110_1111_0000_1111_0000_1111;
     q23=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q24=32'b0010_1010_1110_1111_0000_1111_0000_1111;
     q25=32'b1000_1010_0010_1100_0000_1111_0000_1111;
     q26=32'b1000_1010_0011_1111_0000_1111_0000_1111;
		q27=32'b0000_1010_0010_1100_0000_1111_0000_1111;
		q28=32'b1100_1010_0010_1101_0000_1111_0000_1111;
     q29=32'b1000_1010_0010_1011_0000_1111_0000_1111;
     q30=32'b0000_1010_0000_1111_0000_1111_0000_1111;
		q31=32'b0010_1010_0010_1101_0000_1111_0000_1111;
#50  raddr=5'd9;
     q0=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q1=32'b1011_1010_1101_1010_0000_1111_0000_1111;
     q2=32'b0101_1011_1111_1111_0000_1111_0000_1111;
     q3=32'b0000_1010_1010_1101_0000_1111_0000_1111;
     q4=32'b0000_1110_0010_1001_0000_1111_0000_1111;
     q5=32'b0000_1011_0010_1111_0000_1111_0000_1111;
     q6=32'b0000_1010_0110_1001_0000_1111_0000_1111;
     q7=32'b0111_1010_0010_1111_0000_1111_0000_1111;
     q8=32'b0110_1010_0010_1101_0000_1111_0000_1111;
     q9=32'b0000_1000_0010_1110_0000_1111_0000_1111;
     q10=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q11=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q12=32'b1000_1000_0010_1111_0000_1111_0000_1111;
     q13=32'b0000_1010_0010_1101_0000_1111_0000_1111;
     q14=32'b0000_1010_0010_1011_0000_1111_0000_1111;
     q15=32'b0000_1010_0010_0001_0000_1111_0000_1111;
     q16=32'b1100_1010_0010_1111_0000_1111_0000_1111;
     q17=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q18=32'b0110_1010_0110_1111_0000_1111_0000_1111;
     q19=32'b0000_1010_0010_1001_0000_1111_0000_1111;
     q20=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q21=32'b0100_1010_0010_1100_0000_1111_0000_1111;
     q22=32'b0100_1010_1110_1111_0000_1111_0000_1111;
     q23=32'b0100_1010_0010_1111_0000_1111_0000_1111;
     q24=32'b0010_1010_1110_1111_0000_1111_0000_1111;
     q25=32'b1000_1010_0010_1100_0000_1111_0000_1111;
     q26=32'b1000_1010_0011_1111_0000_1111_0000_1111;
		q27=32'b0000_1010_0010_1100_0000_1111_0000_1111;
		q28=32'b1100_1010_0010_1101_0000_1111_0000_1111;
     q29=32'b1000_1010_0010_1011_0000_1111_0000_1111;
     q30=32'b0000_1010_0000_1111_0000_1111_0000_1111;
		q31=32'b0010_1010_0010_1101_0000_1111_0000_1111;
#50  raddr=5'd12;
     q0=32'b0000_1010_0010_1111_0000_1111_0000_1111;
     q1=32'b1011_1010_1101_1010_0000_1111_0000_1111;
     q2=32'b0101_1011_1111_1111_0000_1111_0000_1111;
     q3=32'b0000_1010_1010_1101_0000_1111_0000_1111;
     q4=32'b0000_1110_0010_1001_0000_1111_0000_1111;
     q5=32'b0000_1011_0010_1111_0000_1111_0000_1111;
     q6=32'b0000_1010_0110_1001_0000_1111_0000_1111;
     q7=32'b0111_1010_0010_1111_0000_1111_0000_1111;
     q8=32'b0110_1010_0010_1101_0000_1111_0000_1111;
     q9=32'b0000_1000_0010_1110_0000_1111_0000_1111;
     q10=32'b0010_1010_0010_1111_0000_1111_0000_1111;
     q11=32'b0000_1010_0010_1111_0000_1111_0000_1111;
12

mux_32test.v - 源码说明

本页面展示了「关于verilog的各个基本模块的源代码」中的 mux_32test.v 源码文件，采用 Verilog 编程语言编写，共 376 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?