flowled.hier_info

FPGA开发入门的Verilog HDL程序---流水灯,真实可用

|flowled
led[0] <= led_r[0].DB_MAX_OUTPUT_PORT_TYPE
led[1] <= led_r[1].DB_MAX_OUTPUT_PORT_TYPE
led[2] <= led_r[2].DB_MAX_OUTPUT_PORT_TYPE
led[3] <= led_r[3].DB_MAX_OUTPUT_PORT_TYPE
led[4] <= led_r[4].DB_MAX_OUTPUT_PORT_TYPE
led[5] <= led_r[5].DB_MAX_OUTPUT_PORT_TYPE
led[6] <= led_r[6].DB_MAX_OUTPUT_PORT_TYPE
led[7] <= led_r[7].DB_MAX_OUTPUT_PORT_TYPE
clk => count[22].CLK
clk => count[21].CLK
clk => count[20].CLK
clk => count[19].CLK
clk => count[18].CLK
clk => count[17].CLK
clk => count[16].CLK
clk => count[15].CLK
clk => count[14].CLK
clk => count[13].CLK
clk => count[12].CLK
clk => count[11].CLK
clk => count[10].CLK
clk => count[9].CLK
clk => count[8].CLK
clk => count[7].CLK
clk => count[6].CLK
clk => count[5].CLK
clk => count[4].CLK
clk => count[3].CLK
clk => count[2].CLK
clk => count[1].CLK
clk => count[0].CLK
clk => led_r[8].CLK
clk => led_r[7].CLK
clk => led_r[6].CLK
clk => led_r[5].CLK
clk => led_r[4].CLK
clk => led_r[3].CLK
clk => led_r[2].CLK
clk => led_r[1].CLK
clk => led_r[0].CLK
clk => count[23].CLK