ch_fir.fit.rpt

基于分布式算法的FPGA实现的FIR滤波器源码

; Final Placement Optimizations                          ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations            ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                          ; 1                              ; 1                              ;
; PCI I/O                                                ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                  ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                              ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                     ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/III/Cyclone II/III ; Auto                           ; Auto                           ;
; Auto Delay Chains                                      ; On                             ; On                             ;
; Auto Merge PLLs                                        ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                      ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic     ; Off                            ; Off                            ;
; Perform Register Duplication                           ; Off                            ; Off                            ;
; Perform Register Retiming                              ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                 ; Off                            ; Off                            ;
; Fitter Effort                                          ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                        ; Normal                         ; Normal                         ;
; Auto Global Clock                                      ; On                             ; On                             ;
; Auto Global Register Control Signals                   ; On                             ; On                             ;
; Stop After Congestion Map Generation                   ; Off                            ; Off                            ;
; Use smart compilation                                  ; Off                            ; Off                            ;
+--------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/altera/70/quartus/CH_FIR/CH_FIR.pin.


+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+---------------------------------------------+-------------------------------------------+
; Resource                                    ; Usage                                     ;
+---------------------------------------------+-------------------------------------------+
; Total logic elements                        ; 117 / 8,256 ( 1 % )                       ;
;     -- Combinational with no register       ; 1                                         ;
;     -- Register only                        ; 70                                        ;
;     -- Combinational with a register        ; 46                                        ;
;                                             ;                                           ;
; Logic element usage by number of LUT inputs ;                                           ;
;     -- 4 input functions                    ; 7                                         ;
;     -- 3 input functions                    ; 35                                        ;
;     -- <=2 input functions                  ; 5                                         ;
;     -- Register only                        ; 70                                        ;
;                                             ;                                           ;
; Logic elements by mode                      ;                                           ;
;     -- normal mode                          ; 37                                        ;
;     -- arithmetic mode                      ; 10                                        ;
;                                             ;                                           ;
; Total registers*                            ; 116 / 8,487 ( 1 % )                       ;
;     -- Dedicated logic registers            ; 116 / 8,256 ( 1 % )                       ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )                           ;
;                                             ;                                           ;
; Total LABs:  partially or completely used   ; 9 / 516 ( 2 % )                           ;
; User inserted logic elements                ; 0                                         ;
; Virtual pins                                ; 0                                         ;
; I/O pins                                    ; 21 / 85 ( 25 % )                          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )                            ;
; Global signals                              ; 1                                         ;
; M4Ks                                        ; 1 / 36 ( 3 % )                            ;
; Total memory bits                           ; 160 / 165,888 ( < 1 % )                   ;
; Total RAM block bits                        ; 4,608 / 165,888 ( 3 % )                   ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )                            ;
; PLLs                                        ; 0 / 2 ( 0 % )                             ;
; Global clocks                               ; 1 / 8 ( 13 % )                            ;
; Average interconnect usage                  ; 0%                                        ;
; Peak interconnect usage                     ; 0%                                        ;
; Maximum fan-out node                        ; clk~clkctrl                               ;
; Maximum fan-out                             ; 117                                       ;
; Highest non-global fan-out signal           ; controller:inst3|cc:inst|present_state.s1 ;
; Highest non-global fan-out                  ; 20                                        ;
; Total fan-out                               ; 468                                       ;
; Average fan-out                             ; 1.93                                      ;
+---------------------------------------------+-------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk     ; 17    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[0] ; 52    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[1] ; 119   ; 2        ; 28           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[2] ; 118   ; 2        ; 28           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[3] ; 92    ; 3        ; 34           ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[4] ; 88    ; 3        ; 34           ; 10           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[5] ; 89    ; 3        ; 34           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[6] ; 90    ; 3        ; 34           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[7] ; 91    ; 3        ; 34           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; start   ; 53    ; 4        ; 14           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                            ;