signal.hier_info

通信基带信号发生器的设计

cout[8] <= cs_buffer[8].DB_MAX_OUTPUT_PORT_TYPE
cout[9] <= cs_buffer[9].DB_MAX_OUTPUT_PORT_TYPE


|FINAL|lpm_add_sub0:inst20|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:cout_node
sin[0] => sout_node[0].DATAIN
sin[1] => sout_node[1].DATAIN
sin[2] => sout_node[2].DATAIN
sin[3] => sout_node[3].DATAIN
sin[4] => sout_node[4].DATAIN
sin[5] => sout_node[5].DATAIN
sin[6] => sout_node[6].DATAIN
sin[7] => sout_node[7].DATAIN
sin[8] => sout_node[8].DATAIN
sin[9] => sout_node[9].DATAIN
cin[0] => cout[0]~9.IN0
cin[1] => cout[1]~8.IN0
cin[2] => cout[2]~7.IN0
cin[3] => cout[3]~6.IN0
cin[4] => cout[4]~5.IN0
cin[5] => cout[5]~4.IN0
cin[6] => cout[6]~3.IN0
cin[7] => cout[7]~2.IN0
cin[8] => cout[8]~1.IN0
cin[9] => cout[9]~0.IN0
clk => ~NO_FANOUT~
clrn => ~NO_FANOUT~
ena => ~NO_FANOUT~
sout[0] <= sout_node[0].DB_MAX_OUTPUT_PORT_TYPE
sout[1] <= sout_node[1].DB_MAX_OUTPUT_PORT_TYPE
sout[2] <= sout_node[2].DB_MAX_OUTPUT_PORT_TYPE
sout[3] <= sout_node[3].DB_MAX_OUTPUT_PORT_TYPE
sout[4] <= sout_node[4].DB_MAX_OUTPUT_PORT_TYPE
sout[5] <= sout_node[5].DB_MAX_OUTPUT_PORT_TYPE
sout[6] <= sout_node[6].DB_MAX_OUTPUT_PORT_TYPE
sout[7] <= sout_node[7].DB_MAX_OUTPUT_PORT_TYPE
sout[8] <= sout_node[8].DB_MAX_OUTPUT_PORT_TYPE
sout[9] <= sout_node[9].DB_MAX_OUTPUT_PORT_TYPE
cout[0] <= cout[0]~9.DB_MAX_OUTPUT_PORT_TYPE
cout[1] <= cout[1]~8.DB_MAX_OUTPUT_PORT_TYPE
cout[2] <= cout[2]~7.DB_MAX_OUTPUT_PORT_TYPE
cout[3] <= cout[3]~6.DB_MAX_OUTPUT_PORT_TYPE
cout[4] <= cout[4]~5.DB_MAX_OUTPUT_PORT_TYPE
cout[5] <= cout[5]~4.DB_MAX_OUTPUT_PORT_TYPE
cout[6] <= cout[6]~3.DB_MAX_OUTPUT_PORT_TYPE
cout[7] <= cout[7]~2.DB_MAX_OUTPUT_PORT_TYPE
cout[8] <= cout[8]~1.DB_MAX_OUTPUT_PORT_TYPE
cout[9] <= cout[9]~0.DB_MAX_OUTPUT_PORT_TYPE


|FINAL|lpm_add_sub0:inst20|lpm_add_sub:lpm_add_sub_component|altshift:result_ext_latency_ffs
data[0] => result[0].DATAIN
data[1] => result[1].DATAIN
data[2] => result[2].DATAIN
data[3] => result[3].DATAIN
data[4] => result[4].DATAIN
data[5] => result[5].DATAIN
data[6] => result[6].DATAIN
data[7] => result[7].DATAIN
data[8] => result[8].DATAIN
data[9] => result[9].DATAIN
clock => ~NO_FANOUT~
aclr => ~NO_FANOUT~
clken => ~NO_FANOUT~
result[0] <= data[0].DB_MAX_OUTPUT_PORT_TYPE
result[1] <= data[1].DB_MAX_OUTPUT_PORT_TYPE
result[2] <= data[2].DB_MAX_OUTPUT_PORT_TYPE
result[3] <= data[3].DB_MAX_OUTPUT_PORT_TYPE
result[4] <= data[4].DB_MAX_OUTPUT_PORT_TYPE
result[5] <= data[5].DB_MAX_OUTPUT_PORT_TYPE
result[6] <= data[6].DB_MAX_OUTPUT_PORT_TYPE
result[7] <= data[7].DB_MAX_OUTPUT_PORT_TYPE
result[8] <= data[8].DB_MAX_OUTPUT_PORT_TYPE
result[9] <= data[9].DB_MAX_OUTPUT_PORT_TYPE


|FINAL|lpm_add_sub0:inst20|lpm_add_sub:lpm_add_sub_component|altshift:carry_ext_latency_ffs
data[0] => result[0].DATAIN
clock => ~NO_FANOUT~
aclr => ~NO_FANOUT~
clken => ~NO_FANOUT~
result[0] <= data[0].DB_MAX_OUTPUT_PORT_TYPE


|FINAL|lpm_add_sub0:inst20|lpm_add_sub:lpm_add_sub_component|altshift:oflow_ext_latency_ffs
data[0] => result[0].DATAIN
clock => ~NO_FANOUT~
aclr => ~NO_FANOUT~
clken => ~NO_FANOUT~
result[0] <= data[0].DB_MAX_OUTPUT_PORT_TYPE


|FINAL|lpm_mult0:inst16
dataa[0] => lpm_mult:lpm_mult_component.dataa[0]
dataa[1] => lpm_mult:lpm_mult_component.dataa[1]
dataa[2] => lpm_mult:lpm_mult_component.dataa[2]
dataa[3] => lpm_mult:lpm_mult_component.dataa[3]
dataa[4] => lpm_mult:lpm_mult_component.dataa[4]
dataa[5] => lpm_mult:lpm_mult_component.dataa[5]
dataa[6] => lpm_mult:lpm_mult_component.dataa[6]
dataa[7] => lpm_mult:lpm_mult_component.dataa[7]
dataa[8] => lpm_mult:lpm_mult_component.dataa[8]
dataa[9] => lpm_mult:lpm_mult_component.dataa[9]
datab[0] => lpm_mult:lpm_mult_component.datab[0]
datab[1] => lpm_mult:lpm_mult_component.datab[1]
datab[2] => lpm_mult:lpm_mult_component.datab[2]
datab[3] => lpm_mult:lpm_mult_component.datab[3]
datab[4] => lpm_mult:lpm_mult_component.datab[4]
datab[5] => lpm_mult:lpm_mult_component.datab[5]
datab[6] => lpm_mult:lpm_mult_component.datab[6]
datab[7] => lpm_mult:lpm_mult_component.datab[7]
datab[8] => lpm_mult:lpm_mult_component.datab[8]
datab[9] => lpm_mult:lpm_mult_component.datab[9]
result[0] <= lpm_mult:lpm_mult_component.result[0]
result[1] <= lpm_mult:lpm_mult_component.result[1]
result[2] <= lpm_mult:lpm_mult_component.result[2]
result[3] <= lpm_mult:lpm_mult_component.result[3]
result[4] <= lpm_mult:lpm_mult_component.result[4]
result[5] <= lpm_mult:lpm_mult_component.result[5]
result[6] <= lpm_mult:lpm_mult_component.result[6]
result[7] <= lpm_mult:lpm_mult_component.result[7]
result[8] <= lpm_mult:lpm_mult_component.result[8]
result[9] <= lpm_mult:lpm_mult_component.result[9]
result[10] <= lpm_mult:lpm_mult_component.result[10]
result[11] <= lpm_mult:lpm_mult_component.result[11]
result[12] <= lpm_mult:lpm_mult_component.result[12]
result[13] <= lpm_mult:lpm_mult_component.result[13]
result[14] <= lpm_mult:lpm_mult_component.result[14]
result[15] <= lpm_mult:lpm_mult_component.result[15]
result[16] <= lpm_mult:lpm_mult_component.result[16]
result[17] <= lpm_mult:lpm_mult_component.result[17]
result[18] <= lpm_mult:lpm_mult_component.result[18]
result[19] <= lpm_mult:lpm_mult_component.result[19]


|FINAL|lpm_mult0:inst16|lpm_mult:lpm_mult_component
dataa[0] => mult_b2o:auto_generated.dataa[0]
dataa[1] => mult_b2o:auto_generated.dataa[1]
dataa[2] => mult_b2o:auto_generated.dataa[2]
dataa[3] => mult_b2o:auto_generated.dataa[3]
dataa[4] => mult_b2o:auto_generated.dataa[4]
dataa[5] => mult_b2o:auto_generated.dataa[5]
dataa[6] => mult_b2o:auto_generated.dataa[6]
dataa[7] => mult_b2o:auto_generated.dataa[7]
dataa[8] => mult_b2o:auto_generated.dataa[8]
dataa[9] => mult_b2o:auto_generated.dataa[9]
datab[0] => mult_b2o:auto_generated.datab[0]
datab[1] => mult_b2o:auto_generated.datab[1]
datab[2] => mult_b2o:auto_generated.datab[2]
datab[3] => mult_b2o:auto_generated.datab[3]
datab[4] => mult_b2o:auto_generated.datab[4]
datab[5] => mult_b2o:auto_generated.datab[5]
datab[6] => mult_b2o:auto_generated.datab[6]
datab[7] => mult_b2o:auto_generated.datab[7]
datab[8] => mult_b2o:auto_generated.datab[8]
datab[9] => mult_b2o:auto_generated.datab[9]
sum[0] => ~NO_FANOUT~
aclr => ~NO_FANOUT~
clock => ~NO_FANOUT~
clken => ~NO_FANOUT~
result[0] <= mult_b2o:auto_generated.result[0]
result[1] <= mult_b2o:auto_generated.result[1]
result[2] <= mult_b2o:auto_generated.result[2]
result[3] <= mult_b2o:auto_generated.result[3]
result[4] <= mult_b2o:auto_generated.result[4]
result[5] <= mult_b2o:auto_generated.result[5]
result[6] <= mult_b2o:auto_generated.result[6]
result[7] <= mult_b2o:auto_generated.result[7]
result[8] <= mult_b2o:auto_generated.result[8]
result[9] <= mult_b2o:auto_generated.result[9]
result[10] <= mult_b2o:auto_generated.result[10]
result[11] <= mult_b2o:auto_generated.result[11]
result[12] <= mult_b2o:auto_generated.result[12]
result[13] <= mult_b2o:auto_generated.result[13]
result[14] <= mult_b2o:auto_generated.result[14]
result[15] <= mult_b2o:auto_generated.result[15]
result[16] <= mult_b2o:auto_generated.result[16]
result[17] <= mult_b2o:auto_generated.result[17]
result[18] <= mult_b2o:auto_generated.result[18]
result[19] <= mult_b2o:auto_generated.result[19]


|FINAL|lpm_mult0:inst16|lpm_mult:lpm_mult_component|mult_b2o:auto_generated
datab[0] => cs3a[0].SUM_IN
datab[1] => cs1a[0].SUM_IN
datab[1] => cs1a[0].CIN
datab[1] => cs3a[0].CIN
datab[9] => sft27a[0].DATAIN
result[0] <= sft12a[0].DB_MAX_OUTPUT_PORT_TYPE
result[1] <= sft12a[1].DB_MAX_OUTPUT_PORT_TYPE
result[2] <= sft12a[2].DB_MAX_OUTPUT_PORT_TYPE
result[3] <= sft12a[3].DB_MAX_OUTPUT_PORT_TYPE
result[4] <= sft12a[4].DB_MAX_OUTPUT_PORT_TYPE
result[5] <= sft12a[5].DB_MAX_OUTPUT_PORT_TYPE
result[6] <= sft12a[6].DB_MAX_OUTPUT_PORT_TYPE
result[7] <= sft12a[7].DB_MAX_OUTPUT_PORT_TYPE
result[8] <= sft12a[8].DB_MAX_OUTPUT_PORT_TYPE
result[9] <= sft12a[9].DB_MAX_OUTPUT_PORT_TYPE
result[10] <= sft12a[10].DB_MAX_OUTPUT_PORT_TYPE
result[11] <= sft12a[11].DB_MAX_OUTPUT_PORT_TYPE
result[12] <= sft12a[12].DB_MAX_OUTPUT_PORT_TYPE
result[13] <= sft12a[13].DB_MAX_OUTPUT_PORT_TYPE
result[14] <= sft12a[14].DB_MAX_OUTPUT_PORT_TYPE
result[15] <= sft12a[15].DB_MAX_OUTPUT_PORT_TYPE
result[16] <= sft12a[16].DB_MAX_OUTPUT_PORT_TYPE
result[17] <= sft12a[17].DB_MAX_OUTPUT_PORT_TYPE
result[18] <= sft12a[18].DB_MAX_OUTPUT_PORT_TYPE
result[19] <= sft12a[19].DB_MAX_OUTPUT_PORT_TYPE


|FINAL|STATUSCONTROL:inst
CLK => EN_SJB~reg0.CLK
CLK => EN_FB~reg0.CLK
CLK => EN_FSK~reg0.CLK
CLK => EN_PSK~reg0.CLK
CLK => EN_ASK~reg0.CLK
CLK => EN_FM~reg0.CLK
CLK => EN_AM~reg0.CLK
CLK => EN_SIN~reg0.CLK
CLK => ASKIN[0]~reg0.CLK
CLK => ASKIN[1]~reg0.CLK
CLK => ASKIN[2]~reg0.CLK
CLK => ASKIN[3]~reg0.CLK
CLK => ASKIN[4]~reg0.CLK
CLK => ASKIN[5]~reg0.CLK
CLK => ASKIN[6]~reg0.CLK
CLK => ASKIN[7]~reg0.CLK
CLK => ASKIN[8]~reg0.CLK
CLK => ASKIN[9]~reg0.CLK
CLK => AMIN[0]~reg0.CLK
CLK => AMIN[1]~reg0.CLK
CLK => AMIN[2]~reg0.CLK
CLK => AMIN[3]~reg0.CLK
CLK => AMIN[4]~reg0.CLK
CLK => AMIN[5]~reg0.CLK
CLK => AMIN[6]~reg0.CLK
CLK => AMIN[7]~reg0.CLK
CLK => AMIN[8]~reg0.CLK
CLK => AMIN[9]~reg0.CLK
CLK => SININ[0]~reg0.CLK
CLK => SININ[1]~reg0.CLK
CLK => SININ[2]~reg0.CLK
CLK => SININ[3]~reg0.CLK
CLK => SININ[4]~reg0.CLK
CLK => SININ[5]~reg0.CLK
CLK => SININ[6]~reg0.CLK
CLK => SININ[7]~reg0.CLK
CLK => SININ[8]~reg0.CLK
CLK => SININ[9]~reg0.CLK
CLK => FRE_AM[0]~reg0.CLK
CLK => FRE_AM[1]~reg0.CLK
CLK => FRE_AM[2]~reg0.CLK
CLK => FRE_AM[3]~reg0.CLK
CLK => FRE_AM[4]~reg0.CLK
CLK => FRE_AM[5]~reg0.CLK
CLK => FRE_AM[6]~reg0.CLK
CLK => FRE_AM[7]~reg0.CLK
CLK => FRE_AM[8]~reg0.CLK
CLK => FRE_AM[9]~reg0.CLK
CLK => FRE_AM[10]~reg0.CLK
CLK => FRE_AM[11]~reg0.CLK
CLK => FRE_AM[12]~reg0.CLK
CLK => FRE_AM[13]~reg0.CLK
CLK => FRE_AM[14]~reg0.CLK
CLK => FRE_AM[15]~reg0.CLK
CLK => FRE_AM[16]~reg0.CLK
CLK => FRE_AM[17]~reg0.CLK
CLK => FRE_AM[18]~reg0.CLK
CLK => FRE_AM[19]~reg0.CLK
CLK => FRE_AM[20]~reg0.CLK
CLK => FRE_AM[21]~reg0.CLK
CLK => FRE_AM[22]~reg0.CLK
CLK => FRE_AM[23]~reg0.CLK
CLK => FRE_AM[24]~reg0.CLK
CLK => FRE_AM[25]~reg0.CLK
CLK => FRE_AM[26]~reg0.CLK
CLK => FRE_AM[27]~reg0.CLK
CLK => FRE_AM[28]~reg0.CLK
CLK => FRE_AM[29]~reg0.CLK
CLK => FRE_AM[30]~reg0.CLK
CLK => FRE_AM[31]~reg0.CLK
CLK => FRE_FM[0]~reg0.CLK
CLK => FRE_FM[1]~reg0.CLK
CLK => FRE_FM[2]~reg0.CLK
CLK => FRE_FM[3]~reg0.CLK
CLK => FRE_FM[4]~reg0.CLK
CLK => FRE_FM[5]~reg0.CLK
CLK => FRE_FM[6]~reg0.CLK
CLK => FRE_FM[7]~reg0.CLK
CLK => FRE_FM[8]~reg0.CLK
CLK => FRE_FM[9]~reg0.CLK
CLK => FRE_FM[10]~reg0.CLK
CLK => FRE_FM[11]~reg0.CLK
CLK => FRE_FM[12]~reg0.CLK
CLK => FRE_FM[13]~reg0.CLK
CLK => FRE_FM[14]~reg0.CLK
CLK => FRE_FM[15]~reg0.CLK
CLK => FRE_FM[16]~reg0.CLK
CLK => FRE_FM[17]~reg0.CLK
CLK => FRE_FM[18]~reg0.CLK
CLK => FRE_FM[19]~reg0.CLK
CLK => FRE_FM[20]~reg0.CLK
CLK => FRE_FM[21]~reg0.CLK
CLK => FRE_FM[22]~reg0.CLK
CLK => FRE_FM[23]~reg0.CLK
CLK => FRE_FM[24]~reg0.CLK
CLK => FRE_FM[25]~reg0.CLK
CLK => FRE_FM[26]~reg0.CLK
CLK => FRE_FM[27]~reg0.CLK
CLK => FRE_FM[28]~reg0.CLK
CLK => FRE_FM[29]~reg0.CLK
CLK => FRE_FM[30]~reg0.CLK
CLK => FRE_FM[31]~reg0.CLK
CLK => PHAIN[0]~reg0.CLK
CLK => PHAIN[1]~reg0.CLK
CLK => PHAIN[2]~reg0.CLK
CLK => PHAIN[3]~reg0.CLK
CLK => PHAIN[4]~reg0.CLK
CLK => PHAIN[5]~reg0.CLK
CLK => PHAIN[6]~reg0.CLK
CLK => PHAIN[7]~reg0.CLK
CLK => PHAIN[8]~reg0.CLK
CLK => PHAIN[9]~reg0.CLK
CLK => PHAIN[10]~reg0.CLK
CLK => PHAIN[11]~reg0.CLK
CLK => PHAIN[12]~reg0.CLK
CLK => PHAIN[13]~reg0.CLK
CLK => PHAIN[14]~reg0.CLK
CLK => PHAIN[15]~reg0.CLK
CLK => FRE7[0]~reg0.CLK
CLK => FRE7[1]~reg0.CLK
CLK => FRE7[2]~reg0.CLK
CLK => FRE7[3]~reg0.CLK
CLK => FRE7[4]~reg0.CLK
CLK => FRE7[5]~reg0.CLK
CLK => FRE7[6]~reg0.CLK
CLK => FRE7[7]~reg0.CLK
CLK => FRE7[8]~reg0.CLK
CLK => FRE7[9]~reg0.CLK
CLK => FRE7[10]~reg0.CLK
CLK => FRE7[11]~reg0.CLK
CLK => FRE7[12]~reg0.CLK
CLK => FRE7[13]~reg0.CLK
CLK => FRE7[14]~reg0.CLK
CLK => FRE7[15]~reg0.CLK
CLK => FRE7[16]~reg0.CLK
CLK => FRE7[17]~reg0.CLK
CLK => FRE7[18]~reg0.CLK
CLK => FRE7[19]~reg0.CLK
CLK => FRE7[20]~reg0.CLK
CLK => FRE7[21]~reg0.CLK
CLK => FRE7[22]~reg0.CLK
CLK => FRE7[23]~reg0.CLK
CLK => FRE5[0]~reg0.CLK
CLK => FRE5[1]~reg0.CLK
CLK => FRE5[2]~reg0.CLK
CLK => FRE5[3]~reg0.CLK
CLK => FRE5[4]~reg0.CLK
CLK => FRE5[5]~reg0.CLK
CLK => FRE5[6]~reg0.CLK
CLK => FRE5[7]~reg0.CLK
CLK => FRE5[8]~reg0.CLK
CLK => FRE5[9]~reg0.CLK
CLK => FRE5[10]~reg0.CLK
CLK => FRE5[11]~reg0.CLK
CLK => FRE5[12]~reg0.CLK
CLK => FRE5[13]~reg0.CLK
CLK => FRE5[14]~reg0.CLK
CLK => FRE5[15]~reg0.CLK
CLK => FRE5[16]~reg0.CLK
CLK => FRE5[17]~reg0.CLK
CLK => FRE5[18]~reg0.CLK
CLK => FRE5[19]~reg0.CLK
CLK => FRE5[20]~reg0.CLK
CLK => FRE5[21]~reg0.CLK
CLK => FRE5[22]~reg0.CLK
CLK => FRE5[23]~reg0.CLK
CLK => FRE5[24]~reg0.CLK
CLK => FRE5[25]~reg0.CLK
CLK => FRE5[26]~reg0.CLK
CLK => FRE5[27]~reg0.CLK
CLK => FRE5[28]~reg0.CLK
CLK => FRE5[29]~reg0.CLK
CLK => FRE5[30]~reg0.CLK
CLK => FRE5[31]~reg0.CLK
STATU[0] => Mux32.IN8
STATU[0] => Mux33.IN8
STATU[0] => Mux34.IN8
STATU[0] => Mux35.IN8
STATU[0] => Mux36.IN8
STATU[0] => Mux37.IN8
STATU[0] => Mux38.IN8
STATU[0] => Mux39.IN8
STATU[0] => Mux40.IN8
STATU[0] => Mux41.IN8
STATU[0] => Mux42.IN8
STATU[0] => Mux43.IN8
STATU[0] => Mux44.IN8
STATU[0] => Mux45.IN8