half_adder_2.v

来自「一百多个例子很好的verilog 学习资料」· Verilog 代码 · 共 7 行

module half_adder(a,b,out,carry);
input a,b;
output out,carry;
assign out=a^b;
assign carry=a&b;
endmodule