📄 shutong.rpt
字号:
142 - - - 23 INPUT 0 0 0 4 t3
121 - - - 10 INPUT 0 0 0 1 we
54 - - - -- INPUT G 0 0 0 0 161clrn
65 - - - 09 INPUT 0 0 0 8 161load
96 - - A -- INPUT 0 0 0 1 161pc
Code:
s = Synthesized pin or logic cell
+ = Synchronous flipflop
/ = Slow slew-rate output
! = NOT gate push-back
r = Fitter-inserted logic cell
@ = Uses single-pin Clock Enable
& = Uses single-pin Output Enable
G = Global Source. Fan-out destinations counted here do not include destinations
that are driven using global routing resources. Refer to the Auto Global Signals,
Clock Signals, Clear Signals, Synchronous Load Signals, and Synchronous Clear Signals
Sections of this Report File for information on which signals' fan-outs are used as
Clock, Clear, Preset, Output Enable, and synchronous Load signals.
Device-Specific Information: e:\cpu_design\cpumodel\shutong.rpt
shutong
** OUTPUTS **
Fed By Fed By Fan-In Fan-Out
Pin LC EC Row Col Primitive Code INP FBK OUT FBK Name
118 - - - 07 OUTPUT 0 1 0 0 ADR0
68 - - - 07 OUTPUT 0 1 0 0 ADR1
97 - - A -- OUTPUT 0 1 0 0 ADR2
86 - - B -- OUTPUT 0 1 0 0 ADR3
67 - - - 08 OUTPUT 0 1 0 0 ADR4
87 - - B -- OUTPUT 0 1 0 0 ADR5
89 - - B -- OUTPUT 0 1 0 0 ADR6
119 - - - 08 OUTPUT 0 1 0 0 ADR7
30 - - C -- OUTPUT 0 1 0 0 cout
19 - - B -- TRI 0 1 0 7 D0
91 - - B -- TRI 0 1 0 7 D1
90 - - B -- TRI 0 1 0 7 D2
92 - - B -- TRI 0 1 0 7 D3
88 - - B -- TRI 0 1 0 7 D4
27 - - C -- TRI 0 1 0 7 D5
23 - - B -- TRI 0 1 0 7 D6
22 - - B -- TRI 0 1 0 7 D7
17 - - B -- OUTPUT 0 1 0 0 r0
73 - - - 02 OUTPUT 0 1 0 0 r1
140 - - - 21 OUTPUT 0 1 0 0 r2
111 - - - 02 OUTPUT 0 1 0 0 r3
109 - - - 01 OUTPUT 0 1 0 0 r4
21 - - B -- OUTPUT 0 1 0 0 r5
48 - - - 15 OUTPUT 0 1 0 0 r6
20 - - B -- OUTPUT 0 1 0 0 r7
Code:
s = Synthesized pin or logic cell
+ = Synchronous flipflop
/ = Slow slew-rate output
! = NOT gate push-back
r = Fitter-inserted logic cell
@ = Uses single-pin Clock Enable
& = Uses single-pin Output Enable
Device-Specific Information: e:\cpu_design\cpumodel\shutong.rpt
shutong
** BURIED LOGIC **
Fan-In Fan-Out
IOC LC EC Row Col Primitive Code INP FBK OUT FBK Name
- 2 - C 04 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|pcarry1
- 5 - C 06 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|pcarry2
- 4 - C 06 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|pcarry3
- 1 - C 06 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|pcarry4
- 1 - C 22 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|pcarry5
- 7 - C 04 OR2 0 4 0 1 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|:156
- 3 - B 08 OR2 0 3 0 1 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|:159
- 3 - C 22 OR2 0 3 0 1 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|:160
- 5 - C 14 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:5|addcore:adder|:162
- 3 - C 14 OR2 ! 0 2 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:5|:153
- 3 - C 04 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|pcarry1
- 1 - C 01 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|pcarry2
- 4 - C 11 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|pcarry3
- 3 - C 17 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|pcarry4
- 2 - C 17 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|pcarry5
- 6 - C 04 OR2 0 4 0 1 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|:156
- 2 - B 08 OR2 0 3 0 1 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|:159
- 1 - C 17 OR2 0 3 0 1 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|:160
- 4 - C 14 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_ADD_SUB:44|addcore:adder|:162
- 8 - A 11 OR2 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:128
- 5 - A 02 OR2 s 0 3 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~148~1
- 4 - A 05 OR2 s 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~149~1
- 6 - C 05 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:149
- 3 - C 05 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~150~1
- 1 - C 03 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~151~1
- 4 - C 21 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:152
- 6 - C 21 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:153
- 5 - C 16 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:154
- 2 - A 11 OR2 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:166
- 8 - A 02 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:319
- 5 - A 05 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:320
- 7 - C 05 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:321
- 4 - C 03 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:322
- 5 - C 21 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:323
- 3 - C 21 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:324
- 7 - A 11 OR2 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:140
- 2 - A 02 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:141
- 1 - A 05 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:142
- 8 - C 05 OR2 0 3 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:143
- 3 - C 02 OR2 0 3 0 3 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:144
- 6 - C 03 OR2 0 3 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:145
- 2 - C 19 OR2 s 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~146~1
- 8 - C 23 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:146
- 5 - C 19 OR2 s 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~147~1
- 5 - C 20 OR2 0 2 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:147
- 7 - C 16 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:148
- 1 - A 06 AND2 0 2 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:157
- 5 - A 04 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:159
- 7 - A 05 AND2 0 2 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:160
- 6 - A 11 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~302~1
- 8 - A 04 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~303~1
- 4 - A 02 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~303~2
- 6 - A 05 OR2 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:304
- 4 - C 05 OR2 0 3 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:305
- 4 - C 02 OR2 0 3 0 3 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:306
- 5 - C 03 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:307
- 1 - C 19 OR2 s 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~308~1
- 5 - C 23 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~308~2
- 6 - C 19 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~308~3
- 7 - C 19 OR2 s 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~309~1
- 8 - C 19 OR2 s 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|~309~2
- 4 - C 19 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:309
- 4 - C 16 OR2 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_add:sub_csa_add|csa_cell:adder0|:310
- 7 - A 06 OR2 s 0 4 0 1 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_cell:adder0|~132~1
- 3 - A 11 OR2 0 3 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_cell:adder0|:133
- 6 - A 04 OR2 s 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_cell:adder0|~134~1
- 5 - A 11 OR2 0 2 0 3 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_cell:adder0|:134
- 4 - A 04 OR2 0 4 0 2 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_cell:adder0|:135
- 1 - C 07 OR2 0 3 0 4 |alu_reg:101|alu:142|LPM_MULT:4|multcore:mult_core|csa_add:padder|csa_add:sub_csa_add|csa_cell:adder0|:136
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -