wed.zsf

数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码

D:/Quartus II/count10/count10.vwf	29610	62510	20	1000	0
D:/Quartus II/count10/db/count10.sim.vwf	844948	1000000	590	155052	3
count10.vwf	0	1000000	20	1000	0
E:/1 专业学习/3 大三（下）/FPGA/实验三/count10/db/count10.sim.vwf	56040	242844	789	186804	0