wed.zsf

数字系统设计中的全加器、10进制计数器、2-4译码器、摩尔状态机、2-1路选择器的源代码

D:/Quartus II/count_10/db/count_10.sim.vwf	456113	646507	590	190394	5
D:/Quartus II/count_10/count_10.vwf	28215	59565	20	1000	0
count_10.vwf	0	1000000	20	1000	0
E:/1 专业学习/3 大三（下）/FPGA/实验三/count_10/db/count_10.sim.vwf	349899	536703	789	186804	0