⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 wed.zsf

📁 verilog编写基于fpga的鉴相器模块
💻 ZSF
字号:
F:/fpga test/校赛(1) 鉴相/phase_test/phase_test.vwf	49687308	51249802	671	1562494	0
F:/fpga test/校赛(1) 鉴相/phase_test/db/phase_test.sim.vwf	24999904	74999712	671	49999808	0

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -