sram_control.txt

来自「verilog编写fpga与片外SRAM通信模块」· 文本 代码 · 共 4 行

TXT
4 行
字号 
2007.7.*	(1)将DATA信号直接导出 延长数据有效时间 增加命中率
			(2)精简开关动作
			(3)减计数改为加计数
2007.7.8	(1)将busy接入信号独立，通过将mcu写和ad写组合后可公用出写动作

sram_control.txt - 源码说明

本页面展示了「verilog编写fpga与片外SRAM通信模块」中的 sram_control.txt 源码文件，采用 文本 编程语言编写，共 4 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与Verilog相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?