📄 idct.pin
字号:
-- Copyright (C) 1991-2007 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files from any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- Bank 3: 3.3V
-- Bank 4: 3.3V
-- Bank 5: 3.3V
-- Bank 6: 3.3V
-- Bank 7: 3.3V
-- Bank 8: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
---------------------------------------------------------------------------------
Quartus II Version 7.1 Build 156 04/30/2007 SJ Full Version
CHIP "IDCT" ASSIGNED TO AN: EP2C35F672C6
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
GND : A2 : gnd : : : :
VCCIO3 : A3 : power : : 3.3V : 3 :
m2[14] : A4 : output : 3.3-V LVTTL : : 3 : N
m5[15] : A5 : output : 3.3-V LVTTL : : 3 : N
m5[3] : A6 : output : 3.3-V LVTTL : : 3 : N
m4[1] : A7 : output : 3.3-V LVTTL : : 3 : N
m2[4] : A8 : output : 3.3-V LVTTL : : 3 : N
d5[8] : A9 : input : 3.3-V LVTTL : : 3 : N
d5[6] : A10 : input : 3.3-V LVTTL : : 3 : N
VCCIO3 : A11 : power : : 3.3V : 3 :
GND : A12 : gnd : : : :
d1[5] : A13 : input : 3.3-V LVTTL : : 4 : N
d1[13] : A14 : input : 3.3-V LVTTL : : 4 : N
GND : A15 : gnd : : : :
VCCIO4 : A16 : power : : 3.3V : 4 :
d6[15] : A17 : input : 3.3-V LVTTL : : 4 : N
F1_S[0] : A18 : output : 3.3-V LVTTL : : 4 : N
F7_S[15] : A19 : output : 3.3-V LVTTL : : 4 : N
F6_S[14] : A20 : output : 3.3-V LVTTL : : 4 : N
F6_S[17] : A21 : output : 3.3-V LVTTL : : 4 : N
F0_S[11] : A22 : output : 3.3-V LVTTL : : 4 : N
F4_S[11] : A23 : output : 3.3-V LVTTL : : 4 : N
VCCIO4 : A24 : power : : 3.3V : 4 :
GND : A25 : gnd : : : :
F3_S[12] : AA1 : output : 3.3-V LVTTL : : 1 : N
c0[2] : AA2 : output : 3.3-V LVTTL : : 1 : N
m1[16] : AA3 : output : 3.3-V LVTTL : : 1 : N
m6[19] : AA4 : output : 3.3-V LVTTL : : 1 : N
m6[16] : AA5 : output : 3.3-V LVTTL : : 1 : N
m6[0] : AA6 : output : 3.3-V LVTTL : : 1 : N
m1[9] : AA7 : output : 3.3-V LVTTL : : 1 : N
VCCA_PLL1 : AA8 : power : : 1.2V : :
m7[13] : AA9 : output : 3.3-V LVTTL : : 8 : N
m0[16] : AA10 : output : 3.3-V LVTTL : : 8 : N
m7[10] : AA11 : output : 3.3-V LVTTL : : 8 : N
F3_S[5] : AA12 : output : 3.3-V LVTTL : : 8 : N
F1_S[11] : AA13 : output : 3.3-V LVTTL : : 7 : N
F0_S[7] : AA14 : output : 3.3-V LVTTL : : 7 : N
c0[0] : AA15 : output : 3.3-V LVTTL : : 7 : N
d2[7] : AA16 : input : 3.3-V LVTTL : : 7 : N
F1_S[14] : AA17 : output : 3.3-V LVTTL : : 7 : N
F2_S[14] : AA18 : output : 3.3-V LVTTL : : 7 : N
VCCA_PLL4 : AA19 : power : : 1.2V : :
F6_S[4] : AA20 : output : 3.3-V LVTTL : : 7 : N
GND_PLL4 : AA21 : gnd : : : :
VCCIO6 : AA22 : power : : 3.3V : 6 :
F7_S[17] : AA23 : output : 3.3-V LVTTL : : 6 : N
F2_S[12] : AA24 : output : 3.3-V LVTTL : : 6 : N
F6_S[18] : AA25 : output : 3.3-V LVTTL : : 6 : N
F0_S[18] : AA26 : output : 3.3-V LVTTL : : 6 : N
m6[7] : AB1 : output : 3.3-V LVTTL : : 1 : N
m0[6] : AB2 : output : 3.3-V LVTTL : : 1 : N
m6[4] : AB3 : output : 3.3-V LVTTL : : 1 : N
m1[1] : AB4 : output : 3.3-V LVTTL : : 1 : N
VCCIO1 : AB5 : power : : 3.3V : 1 :
VCCIO8 : AB6 : power : : 3.3V : 8 :
GND : AB7 : gnd : : : :
m7[0] : AB8 : output : 3.3-V LVTTL : : 8 : N
VCCIO8 : AB9 : power : : 3.3V : 8 :
m1[0] : AB10 : output : 3.3-V LVTTL : : 8 : N
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -