📄 idct.map.rpt
字号:
; Ignore LCELL Buffers ; Off ; Off ;
; Ignore SOFT Buffers ; On ; On ;
; Limit AHDL Integers to 32 Bits ; Off ; Off ;
; Optimization Technique -- Cyclone II/Cyclone III ; Balanced ; Balanced ;
; Carry Chain Length -- Stratix/Stratix GX/Cyclone/MAX II/Cyclone II/Cyclone III ; 70 ; 70 ;
; Auto Carry Chains ; On ; On ;
; Auto Open-Drain Pins ; On ; On ;
; Perform WYSIWYG Primitive Resynthesis ; Off ; Off ;
; Perform gate-level register retiming ; Off ; Off ;
; Allow register retiming to trade off Tsu/Tco with Fmax ; On ; On ;
; Auto ROM Replacement ; On ; On ;
; Auto RAM Replacement ; On ; On ;
; Auto Shift Register Replacement ; Auto ; Auto ;
; Auto Clock Enable Replacement ; On ; On ;
; Allow Synchronous Control Signals ; On ; On ;
; Force Use of Synchronous Clear Signals ; Off ; Off ;
; Auto RAM to Logic Cell Conversion ; Off ; Off ;
; Auto Resource Sharing ; Off ; Off ;
; Allow Any RAM Size For Recognition ; Off ; Off ;
; Allow Any ROM Size For Recognition ; Off ; Off ;
; Allow Any Shift Register Size For Recognition ; Off ; Off ;
; Ignore translate_off and synthesis_off directives ; Off ; Off ;
; Show Parameter Settings Tables in Synthesis Report ; On ; On ;
; Ignore Maximum Fan-Out Assignments ; Off ; Off ;
; Retiming Meta-Stability Register Sequence Length ; 2 ; 2 ;
; PowerPlay Power Optimization ; Normal compilation ; Normal compilation ;
; HDL message level ; Level2 ; Level2 ;
; Suppress Register Optimization Related Messages ; Off ; Off ;
; Number of Removed Registers Reported in Synthesis Report ; 100 ; 100 ;
; Clock MUX Protection ; On ; On ;
; Use smart compilation ; Off ; Off ;
+--------------------------------------------------------------------------------+--------------------+--------------------+
+------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read ;
+----------------------------------+-----------------+------------------------+------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type ; File Name with Absolute Path ;
+----------------------------------+-----------------+------------------------+------------------------------------------+
; B4DM_n17.v ; yes ; User Verilog HDL File ; D:/verilog/idct/IDCT/B4DM_n17.v ;
; B4DM_n19.v ; yes ; User Verilog HDL File ; D:/verilog/idct/IDCT/B4DM_n19.v ;
; IDCT.v ; yes ; User Verilog HDL File ; D:/verilog/idct/IDCT/IDCT.v ;
; matix_mul_8x8_n17.v ; yes ; User Verilog HDL File ; D:/verilog/idct/IDCT/matix_mul_8x8_n17.v ;
; matix_mul_8x8_n19.v ; yes ; User Verilog HDL File ; D:/verilog/idct/IDCT/matix_mul_8x8_n19.v ;
+----------------------------------+-----------------+------------------------+------------------------------------------+
+-----------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary ;
+---------------------------------------------+-------+
; Resource ; Usage ;
+---------------------------------------------+-------+
; Estimated Total logic elements ; 3,129 ;
; ; ;
; Total combinational functions ; 3129 ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 592 ;
; -- 3 input functions ; 2236 ;
; -- <=2 input functions ; 301 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 1013 ;
; -- arithmetic mode ; 2116 ;
; ; ;
; Total registers ; 1305 ;
; -- Dedicated logic registers ; 1305 ;
; -- I/O registers ; 0 ;
; ; ;
; I/O pins ; 467 ;
; Maximum fan-out node ; iclk ;
; Maximum fan-out ; 1305 ;
; Total fan-out ; 13857 ;
; Average fan-out ; 2.83 ;
+---------------------------------------------+-------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name ; Library Name ;
+------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------+--------------+
; |IDCT ; 3129 (897) ; 1305 (1305) ; 0 ; 0 ; 0 ; 0 ; 467 ; 0 ; |IDCT ; work ;
; |matix_mul_8x8_n17:matix_mul_8x8_n17| ; 1058 (626) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17 ; work ;
; |B4DM_n17:B4DM0| ; 34 (34) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM0 ; work ;
; |B4DM_n17:B4DM10| ; 17 (17) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM10 ; work ;
; |B4DM_n17:B4DM11| ; 15 (15) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM11 ; work ;
; |B4DM_n17:B4DM12| ; 49 (49) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM12 ; work ;
; |B4DM_n17:B4DM15| ; 17 (17) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM15 ; work ;
; |B4DM_n17:B4DM17| ; 34 (34) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM17 ; work ;
; |B4DM_n17:B4DM1| ; 34 (34) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM1 ; work ;
; |B4DM_n17:B4DM20| ; 17 (17) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM20 ; work ;
; |B4DM_n17:B4DM21| ; 17 (17) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM21 ; work ;
; |B4DM_n17:B4DM2| ; 34 (34) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM2 ; work ;
; |B4DM_n17:B4DM3| ; 16 (16) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM3 ; work ;
; |B4DM_n17:B4DM4| ; 16 (16) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM4 ; work ;
; |B4DM_n17:B4DM5| ; 34 (34) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM5 ; work ;
; |B4DM_n17:B4DM6| ; 49 (49) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM6 ; work ;
; |B4DM_n17:B4DM7| ; 34 (34) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM7 ; work ;
; |B4DM_n17:B4DM9| ; 15 (15) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n17:matix_mul_8x8_n17|B4DM_n17:B4DM9 ; work ;
; |matix_mul_8x8_n19:matix_mul_8x8_n19| ; 1174 (690) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19 ; work ;
; |B4DM_n19:B4DM0| ; 38 (38) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM0 ; work ;
; |B4DM_n19:B4DM10| ; 19 (19) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM10 ; work ;
; |B4DM_n19:B4DM11| ; 17 (17) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM11 ; work ;
; |B4DM_n19:B4DM12| ; 55 (55) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM12 ; work ;
; |B4DM_n19:B4DM15| ; 19 (19) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM15 ; work ;
; |B4DM_n19:B4DM17| ; 38 (38) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM17 ; work ;
; |B4DM_n19:B4DM1| ; 38 (38) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM1 ; work ;
; |B4DM_n19:B4DM20| ; 19 (19) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM20 ; work ;
; |B4DM_n19:B4DM21| ; 19 (19) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM21 ; work ;
; |B4DM_n19:B4DM2| ; 38 (38) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM2 ; work ;
; |B4DM_n19:B4DM3| ; 18 (18) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM3 ; work ;
; |B4DM_n19:B4DM4| ; 18 (18) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM4 ; work ;
; |B4DM_n19:B4DM5| ; 38 (38) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM5 ; work ;
; |B4DM_n19:B4DM6| ; 55 (55) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM6 ; work ;
; |B4DM_n19:B4DM7| ; 38 (38) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM7 ; work ;
; |B4DM_n19:B4DM9| ; 17 (17) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |IDCT|matix_mul_8x8_n19:matix_mul_8x8_n19|B4DM_n19:B4DM9 ; work ;
+------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+-----------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 1305 ;
; Number of registers using Synchronous Clear ; 0 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 0 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 1296 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -