div_half.fit.rpt

大量VHDL写的数字系统设计有用实例达到

+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
;      - clk_temp1    ; 1                 ; 0       ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                ;
+-----------+-------------------+---------+-------+--------+----------------------+------------------+---------------------------+
; Name      ; Location          ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+-------------------+---------+-------+--------+----------------------+------------------+---------------------------+
; clk_temp1 ; LCCOMB_X15_Y10_N0 ; 33      ; Clock ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; div~reg0  ; LCFF_X15_Y18_N3   ; 2       ; Clock ; no     ; --                   ; --               ; --                        ;
+-----------+-------------------+---------+-------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                   ;
+-----------+-------------------+---------+----------------------+------------------+---------------------------+
; Name      ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+-------------------+---------+----------------------+------------------+---------------------------+
; clk_temp1 ; LCCOMB_X15_Y10_N0 ; 33      ; Global Clock         ; GCLK4            ; --                        ;
+-----------+-------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; Equal0~362  ; 32                ;
; clk_temp2   ; 2                 ;
; count[31]   ; 2                 ;
; count[30]   ; 2                 ;
; count[29]   ; 2                 ;
; count[28]   ; 2                 ;
; count[27]   ; 2                 ;
; count[26]   ; 2                 ;
; count[25]   ; 2                 ;
; count[24]   ; 2                 ;
; count[19]   ; 2                 ;
; count[18]   ; 2                 ;
; count[23]   ; 2                 ;
; count[22]   ; 2                 ;
; count[21]   ; 2                 ;
; count[20]   ; 2                 ;
; count[17]   ; 2                 ;
; count[16]   ; 2                 ;
; count[15]   ; 2                 ;
; count[14]   ; 2                 ;
; count[13]   ; 2                 ;
; count[12]   ; 2                 ;
; count[11]   ; 2                 ;
; count[10]   ; 2                 ;
; count[9]    ; 2                 ;
; count[8]    ; 2                 ;
; count[7]    ; 2                 ;
; count[6]    ; 2                 ;
; count[5]    ; 2                 ;
; count[4]    ; 2                 ;
; count[3]    ; 2                 ;
; count[2]    ; 2                 ;
; count[1]    ; 2                 ;
; count[0]    ; 2                 ;
; div~reg0    ; 2                 ;
; clk         ; 1                 ;
; clk_temp2~2 ; 1                 ;
; count~438   ; 1                 ;
; Add0~478    ; 1                 ;
; count~437   ; 1                 ;
; Add0~477    ; 1                 ;
; Add0~476    ; 1                 ;
; count~436   ; 1                 ;
; Add0~475    ; 1                 ;
; Add0~474    ; 1                 ;
; count~435   ; 1                 ;
; Add0~473    ; 1                 ;
; Add0~472    ; 1                 ;
; count~434   ; 1                 ;
; Add0~471    ; 1                 ;
+-------------+-------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 91 / 26,052 ( < 1 % ) ;
; C16 interconnects          ; 0 / 1,156 ( 0 % )     ;
; C4 interconnects           ; 23 / 17,952 ( < 1 % ) ;
; Direct links               ; 44 / 26,052 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; Local interconnects        ; 23 / 8,256 ( < 1 % )  ;
; R24 interconnects          ; 2 / 1,020 ( < 1 % )   ;
; R4 interconnects           ; 27 / 22,440 ( < 1 % ) ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+---------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 12.67) ; Number of LABs  (Total = 6) ;
+---------------------------------------------+-----------------------------+
; 1                                           ; 0                           ;
; 2                                           ; 1                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 0                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 0                           ;
; 10                                          ; 1                           ;
; 11                                          ; 0                           ;
; 12                                          ; 0                           ;
; 13                                          ; 0                           ;
; 14                                          ; 0                           ;
; 15                                          ; 0                           ;
; 16                                          ; 4                           ;
+---------------------------------------------+-----------------------------+


+------------------------------------------------------------------+
; LAB-wide Signals                                                 ;
+------------------------------------+-----------------------------+
; LAB-wide Signals  (Average = 0.83) ; Number of LABs  (Total = 6) ;
+------------------------------------+-----------------------------+
; 1 Clock                            ; 5                           ;
+------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 18.33) ; Number of LABs  (Total = 6) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;