maichong.hier_info

大量VHDL写的数字系统设计有用实例达到

|maichong
clk => x[0].CLK
clk => x[1].CLK
clk => x[2].CLK
clk => y[0].CLK
clk => y[1].CLK
clk => y[2].CLK
clr => y~0.OUTPUTSELECT
clr => y~1.OUTPUTSELECT
clr => y~2.OUTPUTSELECT
clr => x~0.OUTPUTSELECT
q0 <= y[0].DB_MAX_OUTPUT_PORT_TYPE
q1 <= y[1].DB_MAX_OUTPUT_PORT_TYPE
q2 <= y[2].DB_MAX_OUTPUT_PORT_TYPE