📄 shop.tan.rpt
字号:
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
; set ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+---------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+---------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 126.14 MHz ( period = 7.928 ns ) ; item[1] ; qua[0] ; clk ; clk ; None ; None ; 7.669 ns ;
; N/A ; 131.32 MHz ( period = 7.615 ns ) ; item[0] ; qua[0] ; clk ; clk ; None ; None ; 7.356 ns ;
; N/A ; 134.01 MHz ( period = 7.462 ns ) ; coin[2] ; ram[0][0]~_emulated ; clk ; clk ; None ; None ; 7.199 ns ;
; N/A ; 134.30 MHz ( period = 7.446 ns ) ; coin[2] ; ram[2][3]~_emulated ; clk ; clk ; None ; None ; 7.184 ns ;
; N/A ; 135.67 MHz ( period = 7.371 ns ) ; coin[2] ; ram[0][2]~_emulated ; clk ; clk ; None ; None ; 7.127 ns ;
; N/A ; 135.67 MHz ( period = 7.371 ns ) ; coin[2] ; ram[0][1]~_emulated ; clk ; clk ; None ; None ; 7.127 ns ;
; N/A ; 136.59 MHz ( period = 7.321 ns ) ; coin[3] ; ram[0][0]~_emulated ; clk ; clk ; None ; None ; 7.058 ns ;
; N/A ; 136.89 MHz ( period = 7.305 ns ) ; coin[3] ; ram[2][3]~_emulated ; clk ; clk ; None ; None ; 7.043 ns ;
; N/A ; 137.61 MHz ( period = 7.267 ns ) ; qua[1] ; ram[0][0]~_emulated ; clk ; clk ; None ; None ; 6.998 ns ;
; N/A ; 137.91 MHz ( period = 7.251 ns ) ; qua[1] ; ram[2][3]~_emulated ; clk ; clk ; None ; None ; 6.983 ns ;
; N/A ; 138.31 MHz ( period = 7.230 ns ) ; coin[3] ; ram[0][2]~_emulated ; clk ; clk ; None ; None ; 6.986 ns ;
; N/A ; 138.31 MHz ( period = 7.230 ns ) ; coin[3] ; ram[0][1]~_emulated ; clk ; clk ; None ; None ; 6.986 ns ;
; N/A ; 138.62 MHz ( period = 7.214 ns ) ; coin[2] ; ram[2][6]~_emulated ; clk ; clk ; None ; None ; 6.986 ns ;
; N/A ; 138.62 MHz ( period = 7.214 ns ) ; coin[2] ; ram[2][4]~_emulated ; clk ; clk ; None ; None ; 6.986 ns ;
; N/A ; 138.62 MHz ( period = 7.214 ns ) ; coin[2] ; ram[2][2]~_emulated ; clk ; clk ; None ; None ; 6.986 ns ;
; N/A ; 138.62 MHz ( period = 7.214 ns ) ; coin[2] ; ram[2][5]~_emulated ; clk ; clk ; None ; None ; 6.986 ns ;
; N/A ; 138.95 MHz ( period = 7.197 ns ) ; coin[2] ; ram[2][1]~_emulated ; clk ; clk ; None ; None ; 6.953 ns ;
; N/A ; 139.35 MHz ( period = 7.176 ns ) ; qua[1] ; ram[0][2]~_emulated ; clk ; clk ; None ; None ; 6.926 ns ;
; N/A ; 139.35 MHz ( period = 7.176 ns ) ; qua[1] ; ram[0][1]~_emulated ; clk ; clk ; None ; None ; 6.926 ns ;
; N/A ; 139.41 MHz ( period = 7.173 ns ) ; coin[2] ; ram[2][7]~_emulated ; clk ; clk ; None ; None ; 6.929 ns ;
; N/A ; 139.41 MHz ( period = 7.173 ns ) ; coin[2] ; ram[2][0]~_emulated ; clk ; clk ; None ; None ; 6.929 ns ;
; N/A ; 140.41 MHz ( period = 7.122 ns ) ; coin[1] ; ram[0][0]~_emulated ; clk ; clk ; None ; None ; 6.888 ns ;
; N/A ; 140.73 MHz ( period = 7.106 ns ) ; coin[1] ; ram[2][3]~_emulated ; clk ; clk ; None ; None ; 6.873 ns ;
; N/A ; 141.06 MHz ( period = 7.089 ns ) ; coin[2] ; act[0]~reg0 ; clk ; clk ; None ; None ; 6.809 ns ;
; N/A ; 141.06 MHz ( period = 7.089 ns ) ; coin[2] ; act[1]~reg0 ; clk ; clk ; None ; None ; 6.809 ns ;
; N/A ; 141.06 MHz ( period = 7.089 ns ) ; coin[2] ; act[2]~reg0 ; clk ; clk ; None ; None ; 6.809 ns ;
; N/A ; 141.38 MHz ( period = 7.073 ns ) ; coin[3] ; ram[2][6]~_emulated ; clk ; clk ; None ; None ; 6.845 ns ;
; N/A ; 141.38 MHz ( period = 7.073 ns ) ; coin[3] ; ram[2][4]~_emulated ; clk ; clk ; None ; None ; 6.845 ns ;
; N/A ; 141.38 MHz ( period = 7.073 ns ) ; coin[3] ; ram[2][2]~_emulated ; clk ; clk ; None ; None ; 6.845 ns ;
; N/A ; 141.38 MHz ( period = 7.073 ns ) ; coin[3] ; ram[2][5]~_emulated ; clk ; clk ; None ; None ; 6.845 ns ;
; N/A ; 141.50 MHz ( period = 7.067 ns ) ; qua[0] ; ram[0][0]~_emulated ; clk ; clk ; None ; None ; 6.798 ns ;
; N/A ; 141.72 MHz ( period = 7.056 ns ) ; coin[3] ; ram[2][1]~_emulated ; clk ; clk ; None ; None ; 6.812 ns ;
; N/A ; 141.82 MHz ( period = 7.051 ns ) ; qua[0] ; ram[2][3]~_emulated ; clk ; clk ; None ; None ; 6.783 ns ;
; N/A ; 142.21 MHz ( period = 7.032 ns ) ; coin[3] ; ram[2][7]~_emulated ; clk ; clk ; None ; None ; 6.788 ns ;
; N/A ; 142.21 MHz ( period = 7.032 ns ) ; coin[3] ; ram[2][0]~_emulated ; clk ; clk ; None ; None ; 6.788 ns ;
; N/A ; 142.23 MHz ( period = 7.031 ns ) ; coin[1] ; ram[0][2]~_emulated ; clk ; clk ; None ; None ; 6.816 ns ;
; N/A ; 142.23 MHz ( period = 7.031 ns ) ; coin[1] ; ram[0][1]~_emulated ; clk ; clk ; None ; None ; 6.816 ns ;
; N/A ; 142.47 MHz ( period = 7.019 ns ) ; qua[1] ; ram[2][6]~_emulated ; clk ; clk ; None ; None ; 6.785 ns ;
; N/A ; 142.47 MHz ( period = 7.019 ns ) ; qua[1] ; ram[2][4]~_emulated ; clk ; clk ; None ; None ; 6.785 ns ;
; N/A ; 142.47 MHz ( period = 7.019 ns ) ; qua[1] ; ram[2][2]~_emulated ; clk ; clk ; None ; None ; 6.785 ns ;
; N/A ; 142.47 MHz ( period = 7.019 ns ) ; qua[1] ; ram[2][5]~_emulated ; clk ; clk ; None ; None ; 6.785 ns ;
; N/A ; 142.82 MHz ( period = 7.002 ns ) ; qua[1] ; ram[2][1]~_emulated ; clk ; clk ; None ; None ; 6.752 ns ;
; N/A ; 143.25 MHz ( period = 6.981 ns ) ; qua[3] ; ram[0][0]~_emulated ; clk ; clk ; None ; None ; 6.712 ns ;
; N/A ; 143.31 MHz ( period = 6.978 ns ) ; qua[1] ; ram[2][7]~_emulated ; clk ; clk ; None ; None ; 6.728 ns ;
; N/A ; 143.31 MHz ( period = 6.978 ns ) ; qua[1] ; ram[2][0]~_emulated ; clk ; clk ; None ; None ; 6.728 ns ;
; N/A ; 143.33 MHz ( period = 6.977 ns ) ; coin[2] ; ram[0][7]~_emulated ; clk ; clk ; None ; None ; 6.733 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -