lpm_ram.fit.rpt

大量VHDL写的数字系统设计有用实例达到

+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; q[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; q[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; wren       ; Input    ; 6             ; 6             ; --                    ; --  ;
; clock      ; Input    ; 0             ; 0             ; --                    ; --  ;
; data[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; address[0] ; Input    ; 6             ; 6             ; --                    ; --  ;
; address[1] ; Input    ; 6             ; 6             ; --                    ; --  ;
; address[2] ; Input    ; 6             ; 6             ; --                    ; --  ;
; address[3] ; Input    ; 0             ; 0             ; --                    ; --  ;
; address[4] ; Input    ; 0             ; 0             ; --                    ; --  ;
; data[1]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; data[2]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; data[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; data[4]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; data[5]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; data[6]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; data[7]    ; Input    ; 6             ; 6             ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                   ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------+-------------------+---------+
; wren                                                                               ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; clock                                                                              ;                   ;         ;
; data[0]                                                                            ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; address[0]                                                                         ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; address[1]                                                                         ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; address[2]                                                                         ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; address[3]                                                                         ;                   ;         ;
; address[4]                                                                         ;                   ;         ;
; data[1]                                                                            ;                   ;         ;
; data[2]                                                                            ;                   ;         ;
; data[3]                                                                            ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; data[4]                                                                            ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; data[5]                                                                            ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; data[6]                                                                            ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; data[7]                                                                            ;                   ;         ;
;      - altsyncram:altsyncram_component|altsyncram_03a1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
+------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                          ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock ; PIN_17   ; 1       ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; wren  ; PIN_67   ; 1       ; Write enable ; no     ; --                   ; --               ; --                        ;
+-------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_17   ; 1       ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                 ;
+-----------------------------------------------------------------------+---------+
; Name                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------+---------+
; data[7]                                                               ; 1       ;
; data[6]                                                               ; 1       ;
; data[5]                                                               ; 1       ;
; data[4]                                                               ; 1       ;
; data[3]                                                               ; 1       ;
; data[2]                                                               ; 1       ;
; data[1]                                                               ; 1       ;
; address[4]                                                            ; 1       ;
; address[3]                                                            ; 1       ;
; address[2]                                                            ; 1       ;
; address[1]                                                            ; 1       ;
; address[0]                                                            ; 1       ;
; data[0]                                                               ; 1       ;
; wren                                                                  ;