test_cpe_top.v

fpga开发的程序

module test_cpe_top();


module cpe_top (
					// DSP EMIF port
					.DSP_AAWE_N,
					.DSP_A0E_N,
					.DSP_ACE3_N,
					.DSP_AED,                                  // DSP data bus, 16bit
					.DSP_AECLKOUT2,							  //100M
					.DSP_AEA,
					// DSP MCBSP port
					.DSP_FSX0,
					.DSP_CLKX0,
					.DSP_DR0,
					.DSP_DX0,
					// DSP GPIO port
					.DSP_GPO5,
					.DSP_GPO4,
					.DSP_GPO3,
					.DSP_GPO2,
					// DSP HPI port
					.DSP_HCS_N,
					.DSP_HCS_B_N,
					// RF interface
					.RF_PLL_LOCK,
					.RF_PLL_EN,
					.RF_PLL_DATA,
					.RF_PLL_CLK,
					.RF_RX_C5,
					.RF_RX_C4,
					.RF_RX_C3,
					.RF_RX_C2,
					.RF_RX_C1,
					.RF_RX_ON,
					.RF_UP_MIXER_ON,
					.RF_TX_PD2,
					.RF_TX_PD1,
					.RF_ENTX,
					.RF_PA_LOW,
					.RF_PA_ON,
					.RF_TX_ON,
					.RF_TDD_SW1,
					.RF_GPIO2,
					.RF_GPIO1,
					.RF_GPIO0,
					.RF_RX_PD2,
					.RF_RX_PD1,
					.RF_IF_VGCD,
					.RF_IF_nCS,
					.RF_IF_CLK,
					// TEST interface
					.TEST_TRACE,
					.TEST_CLK2,
					.TEST_CLK1,
					.RF_AC_AD_DOUT,
					.RF_AC_AD_CS_N,
					.RF_AC_AD_SCLK,
					.RF_AC_AD_DIN,
					.RF_TCXO_OUT,
					.FPGA_CLK,
					//	MAX5741 spi IF
					.RF_AC_DA_CS_N,
					.RF_AC_DA_SCLK,
					.RF_AC_DA_DIN,
					// AD9863 interface
					.AD_IFAC3,
					.AD_IFAC2,
					.AD_IFAC1,
					.AD_CLKIN1,
					.AD_CLKIN2,
					.AD_U_D,
					.AD_L_D,
					.AD_SPI_CS,
					.AD_SPI_SDO,
					.AD_SPI_CLK,
					.AD_SPI_DIO,
					.AD_RESET_N,
					.AD_RxPwrDwn,
					.AD_TxPwrDwn,
					.AD_LO_PWR,
					.P422_TCLK,
					.P422_RCLK,
					.P422_TxD,
					.P422_RxD,
			//MCU port
	FGPIO2,
	FGPIO1,
	FGPIO0,
	FMCU_TX,
	FMCU_RX,
	FMCU_nIRQx_N,
	FMCU_INT,

                                           	FMCU_RD,
	FMCU_ROE_N,
	FMCU_RWE_N,
	FMCU_RCS2_N,
	FMCU_RAD,

	FPGA_RESET_B_N,

	FPGA_LED3,
	FPGA_LED2,
	FPGA_LED1,
	FPGA_LED0
	) ;

endmodule