phase_shift_sin.sim.rpt

来自「实现低频率的移相信号发生器,才用DDS技术直接的合成」· RPT 代码 · 共 300 行 · 第 1/5 页

; |phase_shift_sin|fword2[23]                                                                                                  ; |phase_shift_sin|fword2[23]~117COUT1_135                                                                                     ; cout1            ;
; |phase_shift_sin|fword2[22]                                                                                                  ; |phase_shift_sin|fword2[22]~121                                                                                              ; cout0            ;
; |phase_shift_sin|fword2[22]                                                                                                  ; |phase_shift_sin|fword2[22]~121COUT1_134                                                                                     ; cout1            ;
; |phase_shift_sin|fword2[21]                                                                                                  ; |phase_shift_sin|fword2[21]~125                                                                                              ; cout0            ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][0]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][0]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][0]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][0]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][1]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][1]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][1]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][1]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][2]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][2]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][2]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][2]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][3]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][3]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][3]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][3]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][4]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][4]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][4]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][4]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][5]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][5]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][5]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][5]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][6]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][6]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][6]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][6]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][7]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][7]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][7]                                                   ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][7]                                                   ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]                                                           ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]                                                           ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][16]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][16]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][16]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][16]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][17]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][17]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[16]                                                          ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][17]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][17]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][18]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][18]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[17]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[17]                                                          ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][18]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][18]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][19]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][19]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[18]                                                          ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][19]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][19]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][20]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][20]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[19]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[19]                                                          ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][20]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][20]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][21]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][21]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[20]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[20]                                                          ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][21]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][21]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][22]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][22]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                                                          ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][22]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][22]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][23]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[2][23]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                                                          ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][23]                                                  ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_pipe_reg[1][23]                                                  ; regout           ;
; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[23]                                                          ; |phase_shift_sin|sld_signaltap:auto_signaltap_0|acq_data_in_reg[23]                                                          ; regout           ;
; |phase_shift_sin|clk                                                                                                         ; |phase_shift_sin|clk                                                                                                         ; combout          ;
; |phase_shift_sin|fout[0]                                                                                                     ; |phase_shift_sin|fout[0]                                                                                                     ; padio            ;
; |phase_shift_sin|fout[1]                                                                                                     ; |phase_shift_sin|fout[1]                                                                                                     ; padio            ;
; |phase_shift_sin|fout[2]                                                                                                     ; |phase_shift_sin|fout[2]                                                                                                     ; padio            ;
; |phase_shift_sin|fout[3]                                                                                                     ; |phase_shift_sin|fout[3]                                                                                                     ; padio            ;
; |phase_shift_sin|fout[4]                                                                                                     ; |phase_shift_sin|fout[4]                                                                                                     ; padio            ;
; |phase_shift_sin|fout[5]                                                                                                     ; |phase_shift_sin|fout[5]                                                                                                     ; padio            ;
; |phase_shift_sin|fout[6]                                                                                                     ; |phase_shift_sin|fout[6]                                                                                                     ; padio            ;