adc_3.hier_info

用verilog编程实现的基于FPGA的AD数据采集程序

|adc_3
sel => num[1].ENA
sel => num[0].ENA
sel => data_out[11]~reg0.ENA
sel => data_out[10]~reg0.ENA
sel => data_out[9]~reg0.ENA
sel => data_out[8]~reg0.ENA
sel => data_out[7]~reg0.ENA
sel => data_out[6]~reg0.ENA
sel => data_out[5]~reg0.ENA
sel => data_out[4]~reg0.ENA
sel => data_out[3]~reg0.ENA
sel => data_out[2]~reg0.ENA
sel => data_out[1]~reg0.ENA
sel => data_out[0]~reg0.ENA
sel => num[2].ENA
sel => mema.WE
sel => mema.ENA1
ad_sts => num[1].CLK
ad_sts => num[0].CLK
ad_sts => data_out[11]~reg0.CLK
ad_sts => data_out[10]~reg0.CLK
ad_sts => data_out[9]~reg0.CLK
ad_sts => data_out[8]~reg0.CLK
ad_sts => data_out[7]~reg0.CLK
ad_sts => data_out[6]~reg0.CLK
ad_sts => data_out[5]~reg0.CLK
ad_sts => data_out[4]~reg0.CLK
ad_sts => data_out[3]~reg0.CLK
ad_sts => data_out[2]~reg0.CLK
ad_sts => data_out[1]~reg0.CLK
ad_sts => data_out[0]~reg0.CLK
ad_sts => num[2].CLK
ad_sts => mema.CLK0
ad_sts => mema.CLK1
data_in[0] => mema.DATAIN
data_in[1] => mema.DATAIN1
data_in[2] => mema.DATAIN2
data_in[3] => mema.DATAIN3
data_in[4] => mema.DATAIN4
data_in[5] => mema.DATAIN5
data_in[6] => mema.DATAIN6
data_in[7] => mema.DATAIN7
data_in[8] => mema.DATAIN8
data_in[9] => mema.DATAIN9
data_in[10] => mema.DATAIN10
data_in[11] => mema.DATAIN11
data_out[0] <= data_out[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[1] <= data_out[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[2] <= data_out[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[3] <= data_out[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[4] <= data_out[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[5] <= data_out[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[6] <= data_out[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[7] <= data_out[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[8] <= data_out[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[9] <= data_out[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[10] <= data_out[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
data_out[11] <= data_out[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE