dac.hier_info

VHDL語言實驗數字鍾功能,可手動調時,設定閙鍾等

|DAC
CLK => FSS.CLK
CLK => COUNT12[0].CLK
CLK => COUNT12[1].CLK
CLK => COUNT12[2].CLK
CLK => COUNT12[3].CLK
CLK => COUNT12[4].CLK
CLK => COUNT12[5].CLK
CLK => COUNT12[6].CLK
CLK => COUNT12[7].CLK
CLK => COUNT12[8].CLK
CLK => COUNT12[9].CLK
CLK => COUNT12[10].CLK
CLK => COUNT12[11].CLK
CLK1 => DATA2[0].CLK
CLK1 => DATA2[1].CLK
CLK1 => DATA2[2].CLK
CLK1 => DATA2[3].CLK
CLK1 => DATA2[4].CLK
CLK1 => DATA2[5].CLK
CLK1 => DATA2[6].CLK
CLK1 => DATA2[7].CLK
CLK1 => DATA2[8].CLK
CLK1 => DATA2[9].CLK
CLK1 => DATA2[10].CLK
CLK1 => DATA2[11].CLK
KK => DATA1[11].OUTPUTSELECT
KK => DATA1[10].OUTPUTSELECT
KK => DATA1[9].OUTPUTSELECT
KK => DATA1[8].OUTPUTSELECT
KK => DATA1[7].OUTPUTSELECT
KK => DATA1[6].OUTPUTSELECT
KK => DATA1[5].OUTPUTSELECT
KK => DATA1[4].OUTPUTSELECT
KK => DATA1[3].OUTPUTSELECT
KK => DATA1[2].OUTPUTSELECT
KK => DATA1[1].OUTPUTSELECT
KK => DATA1[0].OUTPUTSELECT
DATA[0] => DATA1[0].DATAB
DATA[1] => DATA1[1].DATAB
DATA[2] => DATA1[2].DATAB
DATA[3] => DATA1[3].DATAB
DATA[4] => DATA1[4].DATAB
DATA[5] => DATA1[5].DATAB
DATA[6] => DATA1[6].DATAB
DATA[7] => DATA1[7].DATAB
DATA[8] => DATA1[8].DATAB
DATA[9] => DATA1[9].DATAB
DATA[10] => DATA1[10].DATAB
DATA[11] => DATA1[11].DATAB
DD[0] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
DD[1] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
DD[2] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
DD[3] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
DD[4] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
DD[5] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
DD[6] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
DD[7] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE