VHDL語言實驗數字鍾功能,可手動調時,設定閙鍾等

提供《OFDM系统中FFT的Verilog HDL 语言实现。》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 14173 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《利用Verilog实现交通灯控制 Quartus II平台实现仿真》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 143 K），包含相关硬件原理图参考、开发文档或源代码工程。

提供《verilog编写基于fpga的鉴相器模块》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 437 K），包含相关硬件原理图参考、开发文档或源代码工程。

抢答器。可以直接用QUARTUS2运行，解压无需密码。以前我们做实验的时候用的这个

提供《can控制器的verilog语言实现 （还要更多的说明语言了吗？我不知道该写什么了）》完整VHDL/FPGA/Verilog工程技术资料下载（归档大小 35 K），包含相关硬件原理图参考、开发文档或源代码工程。

此代码用于实现基2的SRT除法器设计，可以实现400MHz以上的32位定点无符号数除法器（除数、被除数和余数均由16位整数和16位小数组成，商由32位整数和16位小数构成,包括源代码和测试文件，可以直接仿真。