topclock.hier_info

VHDL写的数字钟

|topclock
clk => second1:u1.clk
reset => alarm1:u5.reset
reset => day1:u4.reset
reset => hour1:u3.reset
reset => minute1:u2.reset
reset => second1:u1.reset
set => day1:u4.set
set => hour1:u3.set
set => minute1:u2.set
setm => minute1:u2.setm
seth => hour1:u3.seth
setd => day1:u4.setd
Alarm <= alarm1:u5.alarm
Sec[0] <= second1:u1.Sec[0]
Sec[1] <= second1:u1.Sec[1]
Sec[2] <= second1:u1.Sec[2]
Sec[3] <= second1:u1.Sec[3]
Sec[4] <= second1:u1.Sec[4]
Sec[5] <= second1:u1.Sec[5]
Sec[6] <= second1:u1.Sec[6]
Sec[7] <= second1:u1.Sec[7]
min[0] <= minute1:u2.min[0]
min[1] <= minute1:u2.min[1]
min[2] <= minute1:u2.min[2]
min[3] <= minute1:u2.min[3]
min[4] <= minute1:u2.min[4]
min[5] <= minute1:u2.min[5]
min[6] <= minute1:u2.min[6]
min[7] <= minute1:u2.min[7]
hour[0] <= hour1:u3.hour[0]
hour[1] <= hour1:u3.hour[1]
hour[2] <= hour1:u3.hour[2]
hour[3] <= hour1:u3.hour[3]
hour[4] <= hour1:u3.hour[4]
hour[5] <= hour1:u3.hour[5]
hour[6] <= hour1:u3.hour[6]
hour[7] <= hour1:u3.hour[7]
Day[0] <= day1:u4.day[0]
Day[1] <= day1:u4.day[1]
Day[2] <= day1:u4.day[2]


|topclock|second1:u1
clk => Ensec~reg0.CLK
clk => Sec[0]~reg0.CLK
clk => Sec[1]~reg0.CLK
clk => Sec[2]~reg0.CLK
clk => Sec[3]~reg0.CLK
clk => Sec[4]~reg0.CLK
clk => Sec[5]~reg0.CLK
clk => Sec[6]~reg0.CLK
clk => Sec[7]~reg0.CLK
reset => Sec[0]~reg0.ACLR
reset => Sec[1]~reg0.ACLR
reset => Sec[2]~reg0.ACLR
reset => Sec[3]~reg0.ACLR
reset => Sec[4]~reg0.ACLR
reset => Sec[5]~reg0.ACLR
reset => Sec[6]~reg0.ACLR
reset => Sec[7]~reg0.ACLR
reset => Ensec~reg0.ENA
Sec[0] <= Sec[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sec[1] <= Sec[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sec[2] <= Sec[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sec[3] <= Sec[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sec[4] <= Sec[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sec[5] <= Sec[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sec[6] <= Sec[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Sec[7] <= Sec[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Ensec <= Ensec~reg0.DB_MAX_OUTPUT_PORT_TYPE


|topclock|minute1:u2
clkm => enmin~reg0.CLK
clkm => min[0]~reg0.CLK
clkm => min[1]~reg0.CLK
clkm => min[2]~reg0.CLK
clkm => min[3]~reg0.CLK
clkm => min[4]~reg0.CLK
clkm => min[5]~reg0.CLK
clkm => min[6]~reg0.CLK
clkm => min[7]~reg0.CLK
reset => comb~0.IN0
reset => min[0]~reg0.ACLR
reset => min[1]~reg0.ACLR
reset => min[2]~reg0.ACLR
reset => min[3]~reg0.ACLR
reset => min[4]~reg0.ACLR
reset => min[5]~reg0.ACLR
reset => min[6]~reg0.ACLR
reset => min[7]~reg0.ACLR
setm => comb~1.CLK
setm => comb~2.CLK
setm => comb~3.CLK
setm => comb~4.CLK
setm => comb~5.CLK
setm => comb~6.CLK
setm => comb~7.CLK
setm => comb~8.CLK
setm => m[0].CLK
setm => m[1].CLK
setm => m[2].CLK
setm => m[3].CLK
setm => m[4].CLK
setm => m[5].CLK
setm => m[6].CLK
setm => m[7].CLK
set => comb~0.IN1
min[0] <= min[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
min[1] <= min[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
min[2] <= min[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
min[3] <= min[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
min[4] <= min[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
min[5] <= min[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
min[6] <= min[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
min[7] <= min[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
enmin <= enmin~reg0.DB_MAX_OUTPUT_PORT_TYPE


|topclock|hour1:u3
clkh => Enhour~reg0.CLK
clkh => hour[0]~reg0.CLK
clkh => hour[1]~reg0.CLK
clkh => hour[2]~reg0.CLK
clkh => hour[3]~reg0.CLK
clkh => hour[4]~reg0.CLK
clkh => hour[5]~reg0.CLK
clkh => hour[6]~reg0.CLK
clkh => hour[7]~reg0.CLK
set => comb~0.IN1
reset => comb~0.IN0
reset => hour[0]~reg0.ACLR
reset => hour[1]~reg0.ACLR
reset => hour[2]~reg0.ACLR
reset => hour[3]~reg0.ACLR
reset => hour[4]~reg0.ACLR
reset => hour[5]~reg0.ACLR
reset => hour[6]~reg0.ACLR
reset => hour[7]~reg0.ACLR
seth => comb~1.CLK
seth => comb~2.CLK
seth => comb~3.CLK
seth => comb~4.CLK
seth => comb~5.CLK
seth => comb~6.CLK
seth => comb~7.CLK
seth => comb~8.CLK
seth => h[0].CLK
seth => h[1].CLK
seth => h[2].CLK
seth => h[3].CLK
seth => h[4].CLK
seth => h[5].CLK
seth => h[6].CLK
seth => h[7].CLK
hour[0] <= hour[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hour[1] <= hour[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hour[2] <= hour[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hour[3] <= hour[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hour[4] <= hour[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hour[5] <= hour[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hour[6] <= hour[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
hour[7] <= hour[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Enhour <= Enhour~reg0.DB_MAX_OUTPUT_PORT_TYPE


|topclock|day1:u4
clkd => day[0]~reg0.CLK
clkd => day[1]~reg0.CLK
clkd => day[2]~reg0.CLK
set => comb~0.IN1
reset => comb~0.IN0
reset => day[0]~reg0.ACLR
reset => day[1]~reg0.ACLR
reset => day[2]~reg0.ACLR
setd => comb~1.CLK
setd => comb~2.CLK
setd => comb~3.CLK
setd => d[0].CLK
setd => d[1].CLK
setd => d[2].CLK
day[0] <= day[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
day[1] <= day[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
day[2] <= day[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|topclock|alarm1:u5
reset => Alarm~0.IN1
Min[0] => Equal0.IN15
Min[1] => Equal0.IN14
Min[2] => Equal0.IN13
Min[3] => Equal0.IN12
Min[4] => Equal0.IN11
Min[5] => Equal0.IN10
Min[6] => Equal0.IN9
Min[7] => Equal0.IN8
Alarm <= Alarm~0.DB_MAX_OUTPUT_PORT_TYPE