clock_div.hier_info

除頻code,只要修改數字並接上時脈,即可得到所要的頻率

|clock_div
oclk <= oclk~reg0.DB_MAX_OUTPUT_PORT_TYPE
iclk => counter1[19].CLK
iclk => counter1[18].CLK
iclk => counter1[17].CLK
iclk => counter1[16].CLK
iclk => counter1[15].CLK
iclk => counter1[14].CLK
iclk => counter1[13].CLK
iclk => counter1[12].CLK
iclk => counter1[11].CLK
iclk => counter1[10].CLK
iclk => counter1[9].CLK
iclk => counter1[8].CLK
iclk => counter1[7].CLK
iclk => counter1[6].CLK
iclk => counter1[5].CLK
iclk => counter1[4].CLK
iclk => counter1[3].CLK
iclk => counter1[2].CLK
iclk => counter1[1].CLK
iclk => counter1[0].CLK
iclk => oclk~reg0.CLK