light.fit.rpt

自己写的一个VHDL程序

; Reset                        ; PIN_81   ; 6       ; Async. clear ; no     ; --                   ; --               ;
; predevide2:inst9|Clk         ; LC6      ; 26      ; Clock        ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[0]  ; LC39     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[10] ; LC2      ; 19      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[11] ; LC42     ; 19      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[12] ; LC5      ; 18      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[13] ; LC8      ; 18      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[14] ; LC44     ; 18      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[15] ; LC46     ; 17      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[16] ; LC13     ; 16      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[17] ; LC12     ; 16      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[18] ; LC16     ; 16      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[19] ; LC14     ; 15      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[1]  ; LC1      ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[20] ; LC15     ; 14      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[2]  ; LC3      ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[3]  ; LC4      ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[4]  ; LC7      ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[5]  ; LC9      ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[6]  ; LC10     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[7]  ; LC11     ; 21      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[8]  ; LC47     ; 20      ; Clock enable ; no     ; --                   ; --               ;
; predevide2:inst9|Counter[9]  ; LC41     ; 20      ; Clock enable ; no     ; --                   ; --               ;
+------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Global & Other Fast Signals                                             ;
+----------+----------+---------+----------------------+------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------+----------+---------+----------------------+------------------+
; Clk25MHz ; PIN_83   ; 22      ; On                   ; --               ;
+----------+----------+---------+----------------------+------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; predevide2:inst9|Clk                            ; 26      ;
; controller:inst|numa[2]                         ; 25      ;
; controller:inst|numa[3]                         ; 24      ;
; controller:inst|numa[4]                         ; 24      ;
; Hold                                            ; 22      ;
; controller:inst|numa[1]                         ; 22      ;
; display:inst2|lpm_counter:timeout_rtl_0|dffs[0] ; 22      ;
; predevide2:inst9|Counter[7]                     ; 21      ;
; predevide2:inst9|Counter[6]                     ; 21      ;
; predevide2:inst9|Counter[5]                     ; 21      ;
; predevide2:inst9|Counter[4]                     ; 21      ;
; predevide2:inst9|Counter[3]                     ; 21      ;
; predevide2:inst9|Counter[2]                     ; 21      ;
; predevide2:inst9|Counter[1]                     ; 21      ;
; predevide2:inst9|Counter[0]                     ; 21      ;
; predevide2:inst9|Counter[8]                     ; 20      ;
; predevide2:inst9|Counter[9]                     ; 20      ;
; counter:inst1|counternum[2]                     ; 19      ;
; predevide2:inst9|Counter[11]                    ; 19      ;
; predevide2:inst9|Counter[10]                    ; 19      ;
; counter:inst1|counternum[4]                     ; 18      ;
; counter:inst1|counternum[3]                     ; 18      ;
; counter:inst1|counternum[1]                     ; 18      ;
; predevide2:inst9|Counter[14]                    ; 18      ;
; predevide2:inst9|Counter[13]                    ; 18      ;
; predevide2:inst9|Counter[12]                    ; 18      ;
; counter:inst1|counternum[5]                     ; 17      ;
; counter:inst1|counternum[0]                     ; 17      ;
; predevide2:inst9|Counter[15]                    ; 17      ;
; predevide2:inst9|Counter[18]                    ; 16      ;
; predevide2:inst9|Counter[17]                    ; 16      ;
; predevide2:inst9|Counter[16]                    ; 16      ;
; FreDevide10:inst8|Clk                           ; 15      ;
; predevide2:inst9|Counter[19]                    ; 15      ;
; controller:inst|numa[0]                         ; 14      ;
; predevide2:inst9|Counter[20]                    ; 14      ;
; display:inst5|lpm_counter:timeout_rtl_1|dffs[1] ; 11      ;
; controller:inst|flash                           ; 11      ;
; display:inst5|lpm_counter:timeout_rtl_1|dffs[2] ; 10      ;
; display:inst2|lpm_counter:timeout_rtl_0|dffs[1] ; 10      ;
; display:inst5|lpm_counter:timeout_rtl_1|dffs[3] ; 9       ;
; display:inst2|lpm_counter:timeout_rtl_0|dffs[2] ; 9       ;
; display:inst5|lpm_counter:timeout_rtl_1|dffs[4] ; 8       ;
; display:inst2|lpm_counter:timeout_rtl_0|dffs[3] ; 8       ;
; display:inst5|lpm_counter:timeout_rtl_1|dffs[5] ; 7       ;
; display:inst2|lpm_counter:timeout_rtl_0|dffs[4] ; 7       ;
; Reset                                           ; 6       ;
; display:inst2|lpm_counter:timeout_rtl_0|dffs[5] ; 6       ;
; FreDevide10:inst8|Counter[0]                    ; 4       ;
; FreDevide10:inst8|Counter[2]                    ; 3       ;
+-------------------------------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 91 / 288 ( 32 % ) ;
; PIAs                       ; 95 / 288 ( 33 % ) ;