_primary.vhd

来自「使用ModelSim对Altera设计进行功能仿真 对于没有使用到Altera」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity lpm_device_families is
end lpm_device_families;