uart_rec.v

来自「verilog 串口接收程序」· Verilog 代码 · 共 18 行

/************************* UART_rec.v**********************************
**模块名称:UART_rec
**功能描述:UART串口接收模块,接收采样率为波特率的的16倍
**创建人  :Yehua Li
**创建日期:2008.2.24
***********************************************************************/

module UART_rec(
                 //input
                  clk,
                  RXD,
                 //output
                 clkout,
                 Dataout,               
                 RI
                 );
input 			clk,RXD;									//时钟与数据输入
output 			clkout;									    //时钟输出