full_adder.hier_info

来自「用VERILOG语言实现了全加器,可综合可仿真通过」· HIER_INFO 代码 · 共 15 行

|Full_Adder
X => S~0.IN0
X => COUT~0.IN0
X => COUT~1.IN0
Y => S~0.IN1
Y => COUT~0.IN1
Y => COUT~2.IN0
CIN => S~1.IN0
CIN => COUT~1.IN1
CIN => COUT~2.IN1
S <= S~1.DB_MAX_OUTPUT_PORT_TYPE
COUT <= add~1.DB_MAX_OUTPUT_PORT_TYPE