_primary.vhd

来自「脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systo」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity test_b8_1 is
end test_b8_1;