and_xor_15.v

来自「脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systo」· Verilog 代码 · 共 33 行

//////////////////////////////////////////////////////////////////////////////////////
//	Name          2*15 inputs and & xor array                                       //
//	Version       1.0																															  //
//	Author        Marko, Karl																												//
//	Date          Dec 23																														//
//	Character     used in systolic output                                           //
//	Changes       Original Version                                                  //
//////////////////////////////////////////////////////////////////////////////////////

module and_xor_15 (ctrl, il, ih, o);

input  [14:0] il, ih;
input         ctrl;
output [14:0] o;

assign o[14] = (il[14]&ctrl)^ih[14];
assign o[13] = (il[13]&ctrl)^ih[13];
assign o[12] = (il[12]&ctrl)^ih[12];
assign o[11] = (il[11]&ctrl)^ih[11];
assign o[10] = (il[10]&ctrl)^ih[10];
assign o[ 9] = (il[ 9]&ctrl)^ih[ 9];
assign o[ 8] = (il[ 8]&ctrl)^ih[ 8];
assign o[ 7] = (il[ 7]&ctrl)^ih[ 7];
assign o[ 6] = (il[ 6]&ctrl)^ih[ 6];
assign o[ 5] = (il[ 5]&ctrl)^ih[ 5];
assign o[ 4] = (il[ 4]&ctrl)^ih[ 4];
assign o[ 3] = (il[ 3]&ctrl)^ih[ 3];
assign o[ 2] = (il[ 2]&ctrl)^ih[ 2];
assign o[ 1] = (il[ 1]&ctrl)^ih[ 1];
assign o[ 0] = (il[ 0]&ctrl)^ih[ 0];

endmodule