and_xor_7.v

来自「脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systo」· Verilog 代码 · 共 25 行

//////////////////////////////////////////////////////////////////////////////////////
//	Name          2*7 inputs and & xor array                                        //
//	Version       1.0																															  //
//	Author        Marko, Karl																												//
//	Date          Dec 22																														//
//	Character     used in systolic output                                           //
//	Changes       Original Version                                                  //
//////////////////////////////////////////////////////////////////////////////////////

module and_xor_7 (ctrl, il, ih, o);

input  [6:0] il, ih;
input        ctrl;
output [6:0] o;

assign o[6] = (il[6]&ctrl)^ih[6];
assign o[5] = (il[5]&ctrl)^ih[5];
assign o[4] = (il[4]&ctrl)^ih[4];
assign o[3] = (il[3]&ctrl)^ih[3];
assign o[2] = (il[2]&ctrl)^ih[2];
assign o[1] = (il[1]&ctrl)^ih[1];
assign o[0] = (il[0]&ctrl)^ih[0];

endmodule