and_2_8.v

来自「脉动乘法器：一个GF(2m)域上的Digit-Serial 脉动结构（Systo」· Verilog 代码 · 共 24 行

//////////////////////////////////////////////////////////////////////////////////////
//	Name          2*8 inputs and array                                              //
//	Version       1.0																															  //
//	Author        Marko,Karl																												//
//	Date          Dec 22																														//
//	Character     a 2*8 inputs and array                                            //
//	Changes       Original Version                                                  //
//////////////////////////////////////////////////////////////////////////////////////

module and_2_8 (i1, i2, o);
input  [7:0] i1;
input        i2;
output [7:0] o;
wire   [7:0] o;
assign o[0] = i1[0] & i2;
assign o[1] = i1[1] & i2;
assign o[2] = i1[2] & i2;
assign o[3] = i1[3] & i2;
assign o[4] = i1[4] & i2;
assign o[5] = i1[5] & i2;
assign o[6] = i1[6] & i2;
assign o[7] = i1[7] & i2;
endmodule