mypinlvji.hier_info

该程序实现一个频率计

|mypinlvji
78ledcom[0] <= pinlvji:inst1.scan[0]
78ledcom[1] <= pinlvji:inst1.scan[1]
78ledcom[2] <= pinlvji:inst1.scan[2]
78ledcom[3] <= pinlvji:inst1.scan[3]
78ledcom[4] <= pinlvji:inst1.scan[4]
78ledcom[5] <= pinlvji:inst1.scan[5]
78ledcom[6] <= pinlvji:inst1.scan[6]
78ledcom[7] <= pinlvji:inst1.scan[7]
clk => pinlvji:inst1.sysclk
clk => int_div:inst2.clk
78leddata[0] <= pinlvji:inst1.seg7[0]
78leddata[1] <= pinlvji:inst1.seg7[1]
78leddata[2] <= pinlvji:inst1.seg7[2]
78leddata[3] <= pinlvji:inst1.seg7[3]
78leddata[4] <= pinlvji:inst1.seg7[4]
78leddata[5] <= pinlvji:inst1.seg7[5]
78leddata[6] <= pinlvji:inst1.seg7[6]


|mypinlvji|pinlvji:inst1
sysclk => clk_cnt.CLK
sysclk => cnt[26].CLK
sysclk => cnt[25].CLK
sysclk => cnt[24].CLK
sysclk => cnt[23].CLK
sysclk => cnt[22].CLK
sysclk => cnt[21].CLK
sysclk => cnt[20].CLK
sysclk => cnt[19].CLK
sysclk => cnt[18].CLK
sysclk => cnt[17].CLK
sysclk => cnt[16].CLK
sysclk => cnt[15].CLK
sysclk => cnt[14].CLK
sysclk => cnt[13].CLK
sysclk => cnt[12].CLK
sysclk => cnt[11].CLK
sysclk => cnt[10].CLK
sysclk => cnt[9].CLK
sysclk => cnt[8].CLK
sysclk => cnt[7].CLK
sysclk => cnt[6].CLK
sysclk => cnt[5].CLK
sysclk => cnt[4].CLK
sysclk => cnt[3].CLK
sysclk => cnt[2].CLK
sysclk => cnt[1].CLK
sysclk => cnt[0].CLK
clkin => cntp1[3].CLK
clkin => cntp1[2].CLK
clkin => cntp1[1].CLK
clkin => cntp1[0].CLK
clkin => cntp2[3].CLK
clkin => cntp2[2].CLK
clkin => cntp2[1].CLK
clkin => cntp2[0].CLK
clkin => cntp3[3].CLK
clkin => cntp3[2].CLK
clkin => cntp3[1].CLK
clkin => cntp3[0].CLK
clkin => cntp4[3].CLK
clkin => cntp4[2].CLK
clkin => cntp4[1].CLK
clkin => cntp4[0].CLK
clkin => cntp5[3].CLK
clkin => cntp5[2].CLK
clkin => cntp5[1].CLK
clkin => cntp5[0].CLK
clkin => cntp6[3].CLK
clkin => cntp6[2].CLK
clkin => cntp6[1].CLK
clkin => cntp6[0].CLK
clkin => cntp7[3].CLK
clkin => cntp7[2].CLK
clkin => cntp7[1].CLK
clkin => cntp7[0].CLK
clkin => cntp8[3].CLK
clkin => cntp8[2].CLK
clkin => cntp8[1].CLK
clkin => cntp8[0].CLK
clkin => cntq1[3].CLK
clkin => cntq1[2].CLK
clkin => cntq1[1].CLK
clkin => cntq1[0].CLK
clkin => cntq2[3].CLK
clkin => cntq2[2].CLK
clkin => cntq2[1].CLK
clkin => cntq2[0].CLK
clkin => cntq3[3].CLK
clkin => cntq3[2].CLK
clkin => cntq3[1].CLK
clkin => cntq3[0].CLK
clkin => cntq4[3].CLK
clkin => cntq4[2].CLK
clkin => cntq4[1].CLK
clkin => cntq4[0].CLK
clkin => cntq5[3].CLK
clkin => cntq5[2].CLK
clkin => cntq5[1].CLK
clkin => cntq5[0].CLK
clkin => cntq6[3].CLK
clkin => cntq6[2].CLK
clkin => cntq6[1].CLK
clkin => cntq6[0].CLK
clkin => cntq7[3].CLK
clkin => cntq7[2].CLK
clkin => cntq7[1].CLK
clkin => cntq7[0].CLK
clkin => cntq8[3].CLK
clkin => cntq8[2].CLK
clkin => cntq8[1].CLK
clkin => cntq8[0].CLK
seg7[0] <= Mux18.DB_MAX_OUTPUT_PORT_TYPE
seg7[1] <= Mux17.DB_MAX_OUTPUT_PORT_TYPE
seg7[2] <= Mux16.DB_MAX_OUTPUT_PORT_TYPE
seg7[3] <= Mux15.DB_MAX_OUTPUT_PORT_TYPE
seg7[4] <= Mux14.DB_MAX_OUTPUT_PORT_TYPE
seg7[5] <= Mux13.DB_MAX_OUTPUT_PORT_TYPE
seg7[6] <= Mux12.DB_MAX_OUTPUT_PORT_TYPE
scan[0] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
scan[1] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
scan[2] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
scan[3] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
scan[4] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
scan[5] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
scan[6] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
scan[7] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE


|mypinlvji|int_div:inst2
clk => DCLK_DIV[28].CLK
clk => DCLK_DIV[27].CLK
clk => DCLK_DIV[26].CLK
clk => DCLK_DIV[25].CLK
clk => DCLK_DIV[24].CLK
clk => DCLK_DIV[23].CLK
clk => DCLK_DIV[22].CLK
clk => DCLK_DIV[21].CLK
clk => DCLK_DIV[20].CLK
clk => DCLK_DIV[19].CLK
clk => DCLK_DIV[18].CLK
clk => DCLK_DIV[17].CLK
clk => DCLK_DIV[16].CLK
clk => DCLK_DIV[15].CLK
clk => DCLK_DIV[14].CLK
clk => DCLK_DIV[13].CLK
clk => DCLK_DIV[12].CLK
clk => DCLK_DIV[11].CLK
clk => DCLK_DIV[10].CLK
clk => DCLK_DIV[9].CLK
clk => DCLK_DIV[8].CLK
clk => DCLK_DIV[7].CLK
clk => DCLK_DIV[6].CLK
clk => DCLK_DIV[5].CLK
clk => DCLK_DIV[4].CLK
clk => DCLK_DIV[3].CLK
clk => DCLK_DIV[2].CLK
clk => DCLK_DIV[1].CLK
clk => DCLK_DIV[0].CLK
clk => clk_tem.CLK
clk_out <= clk_tem.DB_MAX_OUTPUT_PORT_TYPE