📄 pn_generator.fit.rpt
字号:
; 30 ; 29 ; -- ; GND ; gnd ; ; ; ;
; 31 ; 30 ; -- ; RESERVED ; ; ; ; ;
; 32 ; 31 ; -- ; TCK ; input ; 3.3-V LVTTL ; ; N ;
; 33 ; 32 ; -- ; RESERVED ; ; ; ; ;
; 34 ; 33 ; -- ; RESERVED ; ; ; ; ;
; 35 ; 34 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 36 ; 35 ; -- ; GND ; gnd ; ; ; ;
; 37 ; 36 ; -- ; RESERVED ; ; ; ; ;
; 38 ; 37 ; -- ; TDO ; output ; 3.3-V LVTTL ; ; N ;
; 39 ; 38 ; -- ; RESERVED ; ; ; ; ;
; 40 ; 39 ; -- ; RESERVED ; ; ; ; ;
; 41 ; 40 ; -- ; EN ; input ; 3.3-V LVTTL ; ; N ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; CLK ; input ; 3.3-V LVTTL ; ; N ;
; 44 ; 43 ; -- ; GND+ ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; 3.3-V LVTTL ; - ; 1 ; 0 ; 0 ; 1 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+--------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; CLK ; 43 ; Input ; -- ; 3.3-V LVTTL ; - ; 0 mA ;
+------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL ; 10 pF ; Not Available ;
; 3.3-V LVCMOS ; 10 pF ; Not Available ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; 2.5 V ; 10 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |PN_GENERATOR ; 7 ; 8 ; |PN_GENERATOR ; work ;
+----------------------------+------------+------+---------------------+--------------+
+--------------------------------------------------------------------------------------+
; Control Signals ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; CLK ; PIN_43 ; 7 ; Clock ; yes ; On ; -- ;
+------+----------+---------+-------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK ; PIN_43 ; 7 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------+------------------------+
; Name ; Fan-Out ;
+--------+------------------------+
; CLR ; 7 ;
; EN ; 7 ;
; REG[0] ; 3 ;
; REG[4] ; 3 ;
; REG[1] ; 2 ;
; REG[2] ; 2 ;
; REG[3] ; 2 ;
; REG[5] ; 2 ;
; REG[6] ; 2 ;
+--------+------------------------+
+----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-----------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-----------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 9 / 144 ( 6 % ) ;
+----------------------------+-----------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 1.75) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 3 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 1 ;
+----------------------------------------+-----------------------------+
+----------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+--------------------------------------+------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+--------------------------------------+------------------------+
; A ; LC2 ; CLK, REG[0], REG[4], EN, REG[6], CLR ; REG[6], REG[5] ;
; A ; LC3 ; CLK, CLR, EN, REG[6], REG[5] ; REG[5], REG[4] ;
; A ; LC4 ; CLK, CLR, EN, REG[5], REG[4] ; REG[6], REG[4], REG[3] ;
; A ; LC5 ; CLK, CLR, EN, REG[4], REG[3] ; REG[3], REG[2] ;
; A ; LC6 ; CLK, CLR, EN, REG[3], REG[2] ; REG[2], REG[1] ;
; A ; LC7 ; CLK, CLR, EN, REG[2], REG[1] ; REG[1], REG[0] ;
; A ; LC1 ; CLK, REG[1], EN, CLR, REG[0] ; REG[6], REG[0], PN ;
+-----+------------+--------------------------------------+------------------------+
+---------------------------------------------------------------+
; Fitter Device Options ;
+----------------------------------------------+----------------+
; Option ; Setting ;
+----------------------------------------------+----------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off ;
; Enable device-wide reset (DEV_CLRn) ; Off ;
; Enable device-wide output enable (DEV_OE) ; Off ;
; Enable INIT_DONE output ; Off ;
; Configuration scheme ; Passive Serial ;
; Security bit ; Off ;
; Base pin-out file on sameframe device ; Off ;
+----------------------------------------------+----------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version
Info: Processing started: Sun May 04 21:49:25 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off PN_GENERATOR -c PN_GENERATOR
Info: Selected device EPM3064ALC44-10 for design "PN_GENERATOR"
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Allocated 141 megabytes of memory during processing
Info: Processing ended: Sun May 04 21:49:27 2008
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -