📄 d_flip_flop.v
字号:
module D_flip_flop(clock,reset,D,Q); input clock,reset,D; output Q; reg Q; always@(posedge clock or negedge reset) begin if(reset==0) Q<=0; else Q<=D; endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -