⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 vga_colour_bar.tan.rpt

📁 用verilog hdl实现的VGA显示彩条信号
💻 RPT
📖 第 1 页 / 共 5 页
字号:
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'enmode'                                                                                                                                                                            ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From         ; To           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mode[1]~reg0 ; mode[0]~reg0 ; enmode     ; enmode   ; None                        ; None                      ; 0.590 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mode[0]~reg0 ; mode[0]~reg0 ; enmode     ; enmode   ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mode[1]~reg0 ; mode[1]~reg0 ; enmode     ; enmode   ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; mode[0]~reg0 ; mode[1]~reg0 ; enmode     ; enmode   ; None                        ; None                      ; 0.440 ns                ;
+-------+------------------------------------------------+--------------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'enmode'                                                                                                                                                              ;
+------------------------------------------+--------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From         ; To         ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+--------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; mode[0]~reg0 ; B[0]$latch ; enmode     ; enmode   ; None                       ; None                       ; 0.960 ns                 ;
; Not operational: Clock Skew > Data Delay ; mode[0]~reg0 ; G[0]$latch ; enmode     ; enmode   ; None                       ; None                       ; 1.221 ns                 ;
; Not operational: Clock Skew > Data Delay ; mode[0]~reg0 ; R[0]$latch ; enmode     ; enmode   ; None                       ; None                       ; 1.257 ns                 ;
; Not operational: Clock Skew > Data Delay ; mode[1]~reg0 ; B[0]$latch ; enmode     ; enmode   ; None                       ; None                       ; 1.320 ns                 ;
; Not operational: Clock Skew > Data Delay ; mode[1]~reg0 ; G[0]$latch ; enmode     ; enmode   ; None                       ; None                       ; 1.322 ns                 ;
; Not operational: Clock Skew > Data Delay ; mode[1]~reg0 ; R[0]$latch ; enmode     ; enmode   ; None                       ; None                       ; 1.323 ns                 ;
+------------------------------------------+--------------+------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------------+
; tco                                                                           ;
+-------+--------------+------------+-----------------+------------+------------+
; Slack ; Required tco ; Actual tco ; From            ; To         ; From Clock ;
+-------+--------------+------------+-----------------+------------+------------+
; N/A   ; None         ; 10.896 ns  ; G[0]$latch      ; G[3]       ; enmode     ;
; N/A   ; None         ; 10.633 ns  ; R[0]$latch      ; R[1]       ; enmode     ;
; N/A   ; None         ; 10.556 ns  ; R[0]$latch      ; R[6]       ; enmode     ;
; N/A   ; None         ; 10.309 ns  ; G[0]$latch      ; G[7]       ; enmode     ;
; N/A   ; None         ; 10.309 ns  ; G[0]$latch      ; G[4]       ; enmode     ;
; N/A   ; None         ; 10.282 ns  ; B[0]$latch      ; B[7]       ; enmode     ;
; N/A   ; None         ; 10.201 ns  ; R[0]$latch      ; R[4]       ; enmode     ;
; N/A   ; None         ; 10.078 ns  ; G[0]$latch      ; G[1]       ; enmode     ;
; N/A   ; None         ; 10.056 ns  ; R[0]$latch      ; R[7]       ; enmode     ;
; N/A   ; None         ; 10.050 ns  ; R[0]$latch      ; R[5]       ; enmode     ;
; N/A   ; None         ; 9.958 ns   ; G[0]$latch      ; G[6]       ; enmode     ;
; N/A   ; None         ; 9.902 ns   ; R[0]$latch      ; R[0]       ; enmode     ;
; N/A   ; None         ; 9.829 ns   ; B[0]$latch      ; B[3]       ; enmode     ;
; N/A   ; None         ; 9.592 ns   ; R[0]$latch      ; R[2]       ; enmode     ;
; N/A   ; None         ; 9.580 ns   ; B[0]$latch      ; B[5]       ; enmode     ;
; N/A   ; None         ; 9.580 ns   ; B[0]$latch      ; B[1]       ; enmode     ;
; N/A   ; None         ; 9.560 ns   ; B[0]$latch      ; B[2]       ; enmode     ;
; N/A   ; None         ; 9.446 ns   ; B[0]$latch      ; B[4]       ; enmode     ;
; N/A   ; None         ; 9.432 ns   ; R[0]$latch      ; R[3]       ; enmode     ;
; N/A   ; None         ; 9.313 ns   ; G[0]$latch      ; G[2]       ; enmode     ;
; N/A   ; None         ; 9.313 ns   ; G[0]$latch      ; G[0]       ; enmode     ;
; N/A   ; None         ; 9.207 ns   ; B[0]$latch      ; B[6]       ; enmode     ;
; N/A   ; None         ; 9.207 ns   ; B[0]$latch      ; B[0]       ; enmode     ;
; N/A   ; None         ; 8.843 ns   ; G[0]$latch      ; G[5]       ; enmode     ;
; N/A   ; None         ; 8.363 ns   ; h_cnt[9]~reg0   ; Hsync      ; clk        ;
; N/A   ; None         ; 8.353 ns   ; h_cnt[10]~reg0  ; Hsync      ; clk        ;
; N/A   ; None         ; 8.173 ns   ; h_cnt[8]~reg0   ; Hsync      ; clk        ;
; N/A   ; None         ; 7.709 ns   ; v_cnt[10]~reg0  ; Cblank     ; clk        ;
; N/A   ; None         ; 7.679 ns   ; v_cnt[10]~reg0  ; valid      ; clk        ;
; N/A   ; None         ; 7.668 ns   ; h_cnt[1]~reg0   ; Hsync      ; clk        ;
; N/A   ; None         ; 7.637 ns   ; v_cnt[8]~reg0   ; Cblank     ; clk        ;
; N/A   ; None         ; 7.607 ns   ; v_cnt[8]~reg0   ; valid      ; clk        ;
; N/A   ; None         ; 7.503 ns   ; h_cnt[2]~reg0   ; Hsync      ; clk        ;
; N/A   ; None         ; 7.472 ns   ; h_cnt[0]~reg0   ; Hsync      ; clk        ;
; N/A   ; None         ; 7.462 ns   ; v_cnt[10]~reg0  ; Vsync      ; clk        ;
; N/A   ; None         ; 7.455 ns   ; h_cnt[10]~reg0  ; Cblank     ; clk        ;
; N/A   ; None         ; 7.447 ns   ; h_cnt[3]~reg0   ; Hsync      ; clk        ;
; N/A   ; None         ; 7.425 ns   ; h_cnt[10]~reg0  ; valid      ; clk        ;
; N/A   ; None         ; 7.384 ns   ; v_cnt[9]~reg0   ; Cblank     ; clk        ;
; N/A   ; None         ; 7.354 ns   

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -