_8bitfulladd.hier_info

有用的verilog hdl实验用程序 配有截图

|_8bitFullAdd
cout <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[1] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[2] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[3] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[4] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[5] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[6] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
sum[7] <= Add1.DB_MAX_OUTPUT_PORT_TYPE
ina[0] => Add0.IN8
ina[1] => Add0.IN7
ina[2] => Add0.IN6
ina[3] => Add0.IN5
ina[4] => Add0.IN4
ina[5] => Add0.IN3
ina[6] => Add0.IN2
ina[7] => Add0.IN1
inb[0] => Add0.IN16
inb[1] => Add0.IN15
inb[2] => Add0.IN14
inb[3] => Add0.IN13
inb[4] => Add0.IN12
inb[5] => Add0.IN11
inb[6] => Add0.IN10
inb[7] => Add0.IN9
cin => Add1.IN18