fir.hier_info

我自己用VHDL语言编的16阶FIR数字滤波器

|fir
Dout[0] <= add151710:inst19.Dout[0]
Dout[1] <= add151710:inst19.Dout[1]
Dout[2] <= add151710:inst19.Dout[2]
Dout[3] <= add151710:inst19.Dout[3]
Dout[4] <= add151710:inst19.Dout[4]
Dout[5] <= add151710:inst19.Dout[5]
Dout[6] <= add151710:inst19.Dout[6]
Dout[7] <= add151710:inst19.Dout[7]
Dout[8] <= add151710:inst19.Dout[8]
Dout[9] <= add151710:inst19.Dout[9]
clk => add151710:inst19.clk
clk => add141415:inst37.clk
clk => add111414:inst34.clk
clk => mult3:inst28.clk
clk => add9910:inst4.clk
clk => dff9:inst6.clk
clk => dff9:inst5.clk
clk => dff9:inst.clk
clk => dff9:inst15.clk
clk => dff9:inst16.clk
clk => dff9:inst17.clk
clk => dff9:inst18.clk
clk => dff9:inst11.clk
clk => dff9:inst10.clk
clk => dff9:inst9.clk
clk => dff9:inst8.clk
clk => dff9:inst7.clk
clk => mult29:inst27.clk
clk => add9910:inst3.clk
clk => dff9:inst14.clk
clk => sub121414:inst32.clk
clk => mult19:inst24.clk
clk => add9910:inst1.clk
clk => dff9:inst12.clk
clk => dff9:inst13.clk
clk => mult6:inst30.clk
clk => add9910:inst2.clk
clk => sub171517:inst38.clk
clk => add151415:inst35.clk
clk => mult25:inst26.clk
clk => add9910:inst21.clk
clk => mult45:inst29.clk
clk => add9910:inst20.clk
clk => add161717:inst36.clk
clk => mult92:inst31.clk
clk => add9910:inst22.clk
clk => mult212:inst25.clk
clk => add9910:inst23.clk
clear => dff9:inst6.clear
clear => dff9:inst5.clear
clear => dff9:inst.clear
clear => dff9:inst15.clear
clear => dff9:inst16.clear
clear => dff9:inst17.clear
clear => dff9:inst18.clear
clear => dff9:inst11.clear
clear => dff9:inst10.clear
clear => dff9:inst9.clear
clear => dff9:inst8.clear
clear => dff9:inst7.clear
clear => dff9:inst14.clear
clear => dff9:inst12.clear
clear => dff9:inst13.clear
Din[0] => dff9:inst.Din[0]
Din[0] => add9910:inst1.Din1[0]
Din[1] => dff9:inst.Din[1]
Din[1] => add9910:inst1.Din1[1]
Din[2] => dff9:inst.Din[2]
Din[2] => add9910:inst1.Din1[2]
Din[3] => dff9:inst.Din[3]
Din[3] => add9910:inst1.Din1[3]
Din[4] => dff9:inst.Din[4]
Din[4] => add9910:inst1.Din1[4]
Din[5] => dff9:inst.Din[5]
Din[5] => add9910:inst1.Din1[5]
Din[6] => dff9:inst.Din[6]
Din[6] => add9910:inst1.Din1[6]
Din[7] => dff9:inst.Din[7]
Din[7] => add9910:inst1.Din1[7]
Din[8] => dff9:inst.Din[8]
Din[8] => add9910:inst1.Din1[8]


|fir|add151710:inst19
clk => Dout[0]~reg0.CLK
clk => Dout[1]~reg0.CLK
clk => Dout[2]~reg0.CLK
clk => Dout[3]~reg0.CLK
clk => Dout[4]~reg0.CLK
clk => Dout[5]~reg0.CLK
clk => Dout[6]~reg0.CLK
clk => Dout[7]~reg0.CLK
clk => Dout[8]~reg0.CLK
clk => Dout[9]~reg0.CLK
Din1[0] => ~NO_FANOUT~
Din1[1] => ~NO_FANOUT~
Din1[2] => ~NO_FANOUT~
Din1[3] => ~NO_FANOUT~
Din1[4] => ~NO_FANOUT~
Din1[5] => ~NO_FANOUT~
Din1[6] => ~NO_FANOUT~
Din1[7] => Add0.IN10
Din1[8] => Add0.IN9
Din1[9] => Add0.IN8
Din1[10] => Add0.IN7
Din1[11] => Add0.IN6
Din1[12] => Add0.IN5
Din1[13] => Add0.IN1
Din1[13] => Add0.IN2
Din1[13] => Add0.IN3
Din1[14] => Add0.IN4
Din2[0] => ~NO_FANOUT~
Din2[1] => ~NO_FANOUT~
Din2[2] => ~NO_FANOUT~
Din2[3] => ~NO_FANOUT~
Din2[4] => ~NO_FANOUT~
Din2[5] => ~NO_FANOUT~
Din2[6] => ~NO_FANOUT~
Din2[7] => Add0.IN20
Din2[8] => Add0.IN19
Din2[9] => Add0.IN18
Din2[10] => Add0.IN17
Din2[11] => Add0.IN16
Din2[12] => Add0.IN15
Din2[13] => Add0.IN14
Din2[14] => Add0.IN13
Din2[15] => Add0.IN12
Din2[16] => Add0.IN11
Dout[0] <= Dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[1] <= Dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[2] <= Dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[3] <= Dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[4] <= Dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[5] <= Dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[6] <= Dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[7] <= Dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[8] <= Dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[9] <= Dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|fir|add141415:inst37
clk => Dout[0]~reg0.CLK
clk => Dout[1]~reg0.CLK
clk => Dout[2]~reg0.CLK
clk => Dout[3]~reg0.CLK
clk => Dout[4]~reg0.CLK
clk => Dout[5]~reg0.CLK
clk => Dout[6]~reg0.CLK
clk => Dout[7]~reg0.CLK
clk => Dout[8]~reg0.CLK
clk => Dout[9]~reg0.CLK
clk => Dout[10]~reg0.CLK
clk => Dout[11]~reg0.CLK
clk => Dout[12]~reg0.CLK
clk => Dout[13]~reg0.CLK
clk => Dout[14]~reg0.CLK
Din1[0] => Add0.IN29
Din1[0] => Add0.IN30
Din1[1] => Add0.IN27
Din1[1] => Add0.IN28
Din1[2] => Add0.IN25
Din1[2] => Add0.IN26
Din1[3] => Add0.IN23
Din1[3] => Add0.IN24
Din1[4] => Add0.IN21
Din1[4] => Add0.IN22
Din1[5] => Add0.IN19
Din1[5] => Add0.IN20
Din1[6] => Add0.IN17
Din1[6] => Add0.IN18
Din1[7] => Add0.IN15
Din1[7] => Add0.IN16
Din1[8] => Add0.IN13
Din1[8] => Add0.IN14
Din1[9] => Add0.IN11
Din1[9] => Add0.IN12
Din1[10] => Add0.IN9
Din1[10] => Add0.IN10
Din1[11] => Add0.IN7
Din1[11] => Add0.IN8
Din1[12] => Add0.IN5
Din1[12] => Add0.IN6
Din1[13] => Add0.IN1
Din1[13] => Add0.IN2
Din1[13] => Add0.IN3
Din1[13] => Add0.IN4
Din2[0] => ~NO_FANOUT~
Din2[1] => ~NO_FANOUT~
Din2[2] => ~NO_FANOUT~
Din2[3] => ~NO_FANOUT~
Din2[4] => ~NO_FANOUT~
Din2[5] => ~NO_FANOUT~
Din2[6] => ~NO_FANOUT~
Din2[7] => ~NO_FANOUT~
Din2[8] => ~NO_FANOUT~
Din2[9] => ~NO_FANOUT~
Din2[10] => ~NO_FANOUT~
Din2[11] => ~NO_FANOUT~
Din2[12] => ~NO_FANOUT~
Din2[13] => ~NO_FANOUT~
Dout[0] <= Dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[1] <= Dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[2] <= Dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[3] <= Dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[4] <= Dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[5] <= Dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[6] <= Dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[7] <= Dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[8] <= Dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[9] <= Dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[10] <= Dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[11] <= Dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[12] <= Dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[13] <= Dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[14] <= Dout[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|fir|add111414:inst34
clk => Dout[0]~reg0.CLK
clk => Dout[1]~reg0.CLK
clk => Dout[2]~reg0.CLK
clk => Dout[3]~reg0.CLK
clk => Dout[4]~reg0.CLK
clk => Dout[5]~reg0.CLK
clk => Dout[6]~reg0.CLK
clk => Dout[7]~reg0.CLK
clk => Dout[8]~reg0.CLK
clk => Dout[9]~reg0.CLK
clk => Dout[10]~reg0.CLK
clk => Dout[11]~reg0.CLK
clk => Dout[12]~reg0.CLK
clk => Dout[13]~reg0.CLK
Din1[0] => Add0.IN28
Din1[1] => Add0.IN27
Din1[2] => Add0.IN26
Din1[3] => Add0.IN25
Din1[4] => Add0.IN24
Din1[5] => Add0.IN23
Din1[6] => Add0.IN22
Din1[7] => Add0.IN21
Din1[8] => Add0.IN20
Din1[9] => Add0.IN19
Din1[10] => Add0.IN15
Din1[10] => Add0.IN16
Din1[10] => Add0.IN17
Din1[10] => Add0.IN18
Din2[0] => Add0.IN14
Din2[1] => Add0.IN13
Din2[2] => Add0.IN12
Din2[3] => Add0.IN11
Din2[4] => Add0.IN10
Din2[5] => Add0.IN9
Din2[6] => Add0.IN8
Din2[7] => Add0.IN7
Din2[8] => Add0.IN6
Din2[9] => Add0.IN5
Din2[10] => Add0.IN4
Din2[11] => Add0.IN3
Din2[12] => Add0.IN2
Din2[13] => Add0.IN1
Dout[0] <= Dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[1] <= Dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[2] <= Dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[3] <= Dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[4] <= Dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[5] <= Dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[6] <= Dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[7] <= Dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[8] <= Dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[9] <= Dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[10] <= Dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[11] <= Dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[12] <= Dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[13] <= Dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|fir|mult3:inst28
clk => Dout[0]~reg0.CLK
clk => Dout[1]~reg0.CLK
clk => Dout[2]~reg0.CLK
clk => Dout[3]~reg0.CLK
clk => Dout[4]~reg0.CLK
clk => Dout[5]~reg0.CLK
clk => Dout[6]~reg0.CLK
clk => Dout[7]~reg0.CLK
clk => Dout[8]~reg0.CLK
clk => Dout[9]~reg0.CLK
clk => Dout[10]~reg0.CLK
Din[0] => Add0.IN20
Din[0] => Add1.IN20
Din[1] => Add0.IN18
Din[1] => Add1.IN18
Din[1] => Add0.IN19
Din[1] => Add1.IN19
Din[2] => Add0.IN16
Din[2] => Add1.IN16
Din[2] => Add0.IN17
Din[2] => Add1.IN17
Din[3] => Add0.IN14
Din[3] => Add1.IN14
Din[3] => Add0.IN15
Din[3] => Add1.IN15
Din[4] => Add0.IN12
Din[4] => Add1.IN12
Din[4] => Add0.IN13
Din[4] => Add1.IN13
Din[5] => Add0.IN10
Din[5] => Add1.IN10
Din[5] => Add0.IN11
Din[5] => Add1.IN11
Din[6] => Add0.IN8
Din[6] => Add1.IN8
Din[6] => Add0.IN9
Din[6] => Add1.IN9
Din[7] => Add0.IN6
Din[7] => Add1.IN6
Din[7] => Add0.IN7
Din[7] => Add1.IN7
Din[8] => Add0.IN4
Din[8] => Add1.IN4
Din[8] => Add0.IN5
Din[8] => Add1.IN5
Din[9] => Add0.IN2
Din[9] => Add1.IN2
Din[9] => Add0.IN3
Din[9] => Add1.IN3
Din[9] => s2[10].OUTPUTSELECT
Din[9] => s2[9].OUTPUTSELECT
Din[9] => s2[8].OUTPUTSELECT
Din[9] => s2[7].OUTPUTSELECT
Din[9] => s2[6].OUTPUTSELECT
Din[9] => s2[5].OUTPUTSELECT
Din[9] => s2[4].OUTPUTSELECT
Din[9] => s2[3].OUTPUTSELECT
Din[9] => s2[2].OUTPUTSELECT
Din[9] => s2[1].OUTPUTSELECT
Din[9] => s2[0].OUTPUTSELECT
Dout[0] <= Dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[1] <= Dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[2] <= Dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[3] <= Dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[4] <= Dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[5] <= Dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[6] <= Dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[7] <= Dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[8] <= Dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[9] <= Dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[10] <= Dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|fir|add9910:inst4
clk => Dout[0]~reg0.CLK
clk => Dout[1]~reg0.CLK
clk => Dout[2]~reg0.CLK
clk => Dout[3]~reg0.CLK
clk => Dout[4]~reg0.CLK
clk => Dout[5]~reg0.CLK
clk => Dout[6]~reg0.CLK
clk => Dout[7]~reg0.CLK
clk => Dout[8]~reg0.CLK
clk => Dout[9]~reg0.CLK
Din1[0] => Add0.IN10
Din1[1] => Add0.IN9
Din1[2] => Add0.IN8
Din1[3] => Add0.IN7
Din1[4] => Add0.IN6
Din1[5] => Add0.IN5
Din1[6] => Add0.IN4
Din1[7] => Add0.IN3
Din1[8] => Add0.IN1
Din1[8] => Add0.IN2
Din2[0] => Add0.IN20
Din2[1] => Add0.IN19
Din2[2] => Add0.IN18
Din2[3] => Add0.IN17
Din2[4] => Add0.IN16
Din2[5] => Add0.IN15
Din2[6] => Add0.IN14
Din2[7] => Add0.IN13
Din2[8] => Add0.IN11
Din2[8] => Add0.IN12
Dout[0] <= Dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[1] <= Dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[2] <= Dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[3] <= Dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[4] <= Dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[5] <= Dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[6] <= Dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[7] <= Dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[8] <= Dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[9] <= Dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|fir|dff9:inst6
clk => Dout[0]~reg0.CLK
clk => Dout[1]~reg0.CLK
clk => Dout[2]~reg0.CLK
clk => Dout[3]~reg0.CLK
clk => Dout[4]~reg0.CLK
clk => Dout[5]~reg0.CLK
clk => Dout[6]~reg0.CLK
clk => Dout[7]~reg0.CLK
clk => Dout[8]~reg0.CLK
clear => Dout[0]~reg0.ACLR
clear => Dout[1]~reg0.ACLR
clear => Dout[2]~reg0.ACLR
clear => Dout[3]~reg0.ACLR
clear => Dout[4]~reg0.ACLR
clear => Dout[5]~reg0.ACLR
clear => Dout[6]~reg0.ACLR
clear => Dout[7]~reg0.ACLR
clear => Dout[8]~reg0.ACLR
clear => Dout[0]~reg0.ENA
clear => Dout[1]~reg0.ENA
clear => Dout[2]~reg0.ENA
clear => Dout[3]~reg0.ENA
clear => Dout[4]~reg0.ENA
clear => Dout[5]~reg0.ENA
clear => Dout[6]~reg0.ENA
clear => Dout[7]~reg0.ENA
clear => Dout[8]~reg0.ENA
Din[0] => Dout[0]~reg0.DATAIN
Din[1] => Dout[1]~reg0.DATAIN
Din[2] => Dout[2]~reg0.DATAIN
Din[3] => Dout[3]~reg0.DATAIN
Din[4] => Dout[4]~reg0.DATAIN
Din[5] => Dout[5]~reg0.DATAIN
Din[6] => Dout[6]~reg0.DATAIN
Din[7] => Dout[7]~reg0.DATAIN
Din[8] => Dout[8]~reg0.DATAIN
Dout[0] <= Dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[1] <= Dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[2] <= Dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[3] <= Dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[4] <= Dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[5] <= Dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[6] <= Dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[7] <= Dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
Dout[8] <= Dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|fir|dff9:inst5
clk => Dout[0]~reg0.CLK
clk => Dout[1]~reg0.CLK
clk => Dout[2]~reg0.CLK
clk => Dout[3]~reg0.CLK
clk => Dout[4]~reg0.CLK
clk => Dout[5]~reg0.CLK
clk => Dout[6]~reg0.CLK
clk => Dout[7]~reg0.CLK
clk => Dout[8]~reg0.CLK
clear => Dout[0]~reg0.ACLR
clear => Dout[1]~reg0.ACLR
clear => Dout[2]~reg0.ACLR
clear => Dout[3]~reg0.ACLR
clear => Dout[4]~reg0.ACLR
clear => Dout[5]~reg0.ACLR
clear => Dout[6]~reg0.ACLR
clear => Dout[7]~reg0.ACLR
clear => Dout[8]~reg0.ACLR
clear => Dout[0]~reg0.ENA
clear => Dout[1]~reg0.ENA
clear => Dout[2]~reg0.ENA
clear => Dout[3]~reg0.ENA
clear => Dout[4]~reg0.ENA