⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 alu3.sim.rpt

📁 用verilog语言编写
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; |alu3|lpm_add_sub:Add0|addcore:adder|_~9                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~9                                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~10                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~10                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~12                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~12                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~13                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~13                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~14                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~14                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~15                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~15                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~16                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~16                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~17                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~17                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~18                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~18                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~19                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~19                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~20                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~20                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~21                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~21                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~22                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~22                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~23                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~23                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~24                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~24                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~25                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~25                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~26                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~26                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~27                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~27                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~28                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~28                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~29                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~29                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~30                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~30                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~31                            ; |alu3|lpm_add_sub:Add0|addcore:adder|_~31                                 ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[7] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[6] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[5] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0] ; |alu3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
+----------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                               ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; Node Name                                                ; Output Port Name                                         ; Output Port Type ;
+----------------------------------------------------------+----------------------------------------------------------+------------------+
; |alu3|out~1                                              ; |alu3|out~1                                              ; out0             ;
; |alu3|out~9                                              ; |alu3|out~9                                              ; out0             ;
; |alu3|Selector0~14                                       ; |alu3|Selector0~14                                       ; out0             ;
; |alu3|Selector0~18                                       ; |alu3|Selector0~18                                       ; out0             ;
; |alu3|Selector0~19                                       ; |alu3|Selector0~19                                       ; out0             ;
; |alu3|Selector0~20                                       ; |alu3|Selector0~20                                       ; out0             ;
; |alu3|Selector1~18                                       ; |alu3|Selector1~18                                       ; out0             ;
; |alu3|Selector1~19                                       ; |alu3|Selector1~19                                       ; out0             ;
; |alu3|Selector1~20                                       ; |alu3|Selector1~20                                       ; out0             ;
; |alu3|Selector2~14                                       ; |alu3|Selector2~14                                       ; out0             ;
; |alu3|Selector2~18                                       ; |alu3|Selector2~18                                       ; out0             ;
; |alu3|Selector2~19                                       ; |alu3|Selector2~19                                       ; out0             ;
; |alu3|Selector2~20                                       ; |alu3|Selector2~20                                       ; out0             ;
; |alu3|Selector3~18                                       ; |alu3|Selector3~18                                       ; out0             ;
; |alu3|Selector3~19                                       ; |alu3|Selector3~19                                       ; out0             ;
; |alu3|Selector3~20                                       ; |alu3|Selector3~20                                       ; out0             ;
; |alu3|Selector4~15                                       ; |alu3|Selector4~15                                       ; out0             ;
; |alu3|Selector4~18                                       ; |alu3|Selector4~18                                       ; out0             ;
; |alu3|Selector4~19                                       ; |alu3|Selector4~19                                       ; out0             ;
; |alu3|Selector4~20                                       ; |alu3|Selector4~20                                       ; out0             ;
; |alu3|Selector5~15                                       ; |alu3|Selector5~15                                       ; out0             ;
; |alu3|Selector5~17                                       ; |alu3|Selector5~17                                       ; out0             ;
; |alu3|Selector5~18                                       ; |alu3|Selector5~18                                       ; out0             ;
; |alu3|Selector5~19                                       ; |alu3|Selector5~19                                       ; out0             ;
; |alu3|Selector5~20                                       ; |alu3|Selector5~20                                       ; out0             ;
; |alu3|Selector6~15                                       ; |alu3|Selector6~15                                       ; out0             ;
; |alu3|Selector6~18                                       ; |alu3|Selector6~18                                       ; out0             ;
; |alu3|Selector6~19                                       ; |alu3|Selector6~19                                       ; out0             ;
; |alu3|Selector6~20                                       ; |alu3|Selector6~20                                       ; out0             ;
; |alu3|Selector7~15                                       ; |alu3|Selector7~15                                       ; out0             ;
; |alu3|Selector7~17                                       ; |alu3|Selector7~17                                       ; out0             ;
; |alu3|Selector7~18                                       ; |alu3|Selector7~18                                       ; out0             ;
; |alu3|Selector7~19                                       ; |alu3|Selector7~19                                       ; out0             ;
; |alu3|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0     ; |alu3|lpm_add_sub:Add2|addcore:adder|datab_node[0]~0     ; out0             ;
; |alu3|lpm_add_sub:Add2|addcore:adder|_~2                 ; |alu3|lpm_add_sub:Add2|addcore:adder|_~2                 ; out0             ;
; |alu3|lpm_add_sub:Add2|addcore:adder|datab_node[31]~1    ; |alu3|lpm_add_sub:Add2|addcore:adder|datab_node[31]~1    ; out0             ;
; |alu3|lpm_add_sub:Add2|addcore:adder|_~59                ; |alu3|lpm_add_sub:Add2|addcore:adder|_~59                ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0     ; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[0]~0     ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[0]       ; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[0]       ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~1                 ; |alu3|lpm_add_sub:Add1|addcore:adder|_~1                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~2                 ; |alu3|lpm_add_sub:Add1|addcore:adder|_~2                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[8]~1     ; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[8]~1     ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[7]       ; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[7]       ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[6]       ; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[6]       ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|datab_node[5]       ; |alu3|lpm_add_s

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -