alu3.sim.rpt

用verilog语言编写

; |alu3|lpm_add_sub:Add1|result_node[2]                                ; |alu3|lpm_add_sub:Add1|result_node[2]                                     ; out0             ;
; |alu3|lpm_add_sub:Add1|result_node[3]                                ; |alu3|lpm_add_sub:Add1|result_node[3]                                     ; out0             ;
; |alu3|lpm_add_sub:Add1|result_node[4]                                ; |alu3|lpm_add_sub:Add1|result_node[4]                                     ; out0             ;
; |alu3|lpm_add_sub:Add1|result_node[5]                                ; |alu3|lpm_add_sub:Add1|result_node[5]                                     ; out0             ;
; |alu3|lpm_add_sub:Add1|result_node[6]                                ; |alu3|lpm_add_sub:Add1|result_node[6]                                     ; out0             ;
; |alu3|lpm_add_sub:Add1|result_node[7]                                ; |alu3|lpm_add_sub:Add1|result_node[7]                                     ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0             ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~0                             ; |alu3|lpm_add_sub:Add1|addcore:adder|_~0                                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~3                             ; |alu3|lpm_add_sub:Add1|addcore:adder|_~3                                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~3             ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]~3                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~4             ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]~4                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~5             ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]~5                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~6             ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]~6                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~7             ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]~7                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~8             ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]~8                  ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[5]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]               ; |alu3|lpm_add_sub:Add1|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~14                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~14                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~15                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~15                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~16                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~16                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~17                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~17                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~18                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~18                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~19                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~19                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~22                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~22                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~23                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~23                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~24                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~24                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~25                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~25                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~26                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~26                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~27                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~27                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~30                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~30                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~31                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~31                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~32                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~32                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~33                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~33                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~34                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~34                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|_~35                            ; |alu3|lpm_add_sub:Add1|addcore:adder|_~35                                 ; out0             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[7] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[7] ; sout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[6] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[6]      ; cout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[6] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6] ; sout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[5] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[5]      ; cout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[5] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[5] ; sout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[4] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[4]      ; cout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[4] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; sout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0] ; |alu3|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |alu3|lpm_add_sub:Add0|result_node[0]                                ; |alu3|lpm_add_sub:Add0|result_node[0]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|result_node[1]                                ; |alu3|lpm_add_sub:Add0|result_node[1]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|result_node[2]                                ; |alu3|lpm_add_sub:Add0|result_node[2]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|result_node[3]                                ; |alu3|lpm_add_sub:Add0|result_node[3]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|result_node[4]                                ; |alu3|lpm_add_sub:Add0|result_node[4]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|result_node[5]                                ; |alu3|lpm_add_sub:Add0|result_node[5]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|result_node[6]                                ; |alu3|lpm_add_sub:Add0|result_node[6]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|result_node[7]                                ; |alu3|lpm_add_sub:Add0|result_node[7]                                     ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[0]                   ; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[0]                        ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~0                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~0                                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~1                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~1                                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~3                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~3                                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[6]                   ; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[6]                        ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[5]                   ; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[5]                        ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[4]                   ; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[4]                        ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[3]                   ; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[3]                        ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[2]                   ; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[2]                        ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[1]                   ; |alu3|lpm_add_sub:Add0|addcore:adder|datab_node[1]                        ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~1             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]~1                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~2             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]~2                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~3             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]~3                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~4             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]~4                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~5             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]~5                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~6             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]~6                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~7             ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]~7                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[7]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[6]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[4]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]               ; |alu3|lpm_add_sub:Add0|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~5                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~5                                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~6                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~6                                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~7                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~7                                  ; out0             ;
; |alu3|lpm_add_sub:Add0|addcore:adder|_~8                             ; |alu3|lpm_add_sub:Add0|addcore:adder|_~8                                  ; out0             ;