jishu2.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘.

+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/quartus50/0-99COUNTER/jishu2.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/quartus50/0-99COUNTER/jishu2.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+-------------------------------+-------------------+
; Resource                      ; Usage             ;
+-------------------------------+-------------------+
; Logic cells                   ; 68 / 128 ( 53 % ) ;
; Registers                     ; 32 / 128 ( 25 % ) ;
; Number of pterms used         ; 198               ;
; User inserted logic elements  ; 0                 ;
; I/O pins                      ; 19 / 80 ( 23 % )  ;
;     -- Clock pins             ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )     ;
; Global signals                ; 1                 ;
; Shareable expanders           ; 11 / 128 ( 8 % )  ;
; Parallel expanders            ; 6 / 120 ( 5 % )   ;
; Cells using turbo bit         ; 68 / 128 ( 53 % ) ;
; Maximum fan-out node          ; counta[11]        ;
; Maximum fan-out               ; 53                ;
; Total fan-out                 ; 1064              ;
; Average fan-out               ; 10.86             ;
+-------------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                ;
+------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; clk  ; 87    ; --       ; --  ; 32                    ; 0                  ; yes    ; LVTTL        ; User                 ;
+------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                          ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; duan[0] ; 83    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; duan[1] ; 84    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; duan[2] ; 85    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; duan[3] ; 92    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; duan[4] ; 93    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; duan[5] ; 94    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; duan[6] ; 96    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; duan[7] ; 97    ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[0]  ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[1]  ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[2]  ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[3]  ; 79    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[4]  ; 80    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; wei[5]  ; 81    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 2        ; 13         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 3        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 17         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 7        ; 18         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 8        ; 19         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 9        ; 20         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 10       ; 21         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 11       ; 22         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 13       ; 24         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 14       ; 25         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 15       ; 26         ; --       ; +TMS           ; input  ; LVTTL        ;         ; N               ;
; 16       ; 27         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 17       ; 28         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 18       ; 29         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 19       ; 30         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 20       ; 31         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 21       ; 32         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 22       ; 33         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 23       ; 34         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 24       ; 35         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 25       ; 36         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 26       ; 37         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 27       ; 38         ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 28       ; 39         ; --       ; RESERVED       ;        ;              ;         ;                 ;