dianzhen1.fit.rpt

通过VERILOG HDL语言使用CPLD连接PS2键盘.

; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/altera/quartus50/88led_array/dianzhen1.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/quartus50/88led_array/dianzhen1.pin.


+------------------------------------------------------------------+
; Fitter Resource Usage Summary                                    ;
+-------------------------------+----------------------------------+
; Resource                      ; Usage                            ;
+-------------------------------+----------------------------------+
; Logic cells                   ; 44 / 128 ( 34 % )                ;
; Registers                     ; 26 / 128 ( 20 % )                ;
; Number of pterms used         ; 69                               ;
; User inserted logic elements  ; 0                                ;
; I/O pins                      ; 21 / 80 ( 26 % )                 ;
;     -- Clock pins             ; 1 / 2 ( 50 % )                   ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )                    ;
; Global signals                ; 1                                ;
; Shareable expanders           ; 0 / 128 ( 0 % )                  ;
; Parallel expanders            ; 2 / 120 ( 1 % )                  ;
; Cells using turbo bit         ; 44 / 128 ( 34 % )                ;
; Maximum fan-out node          ; lpm_counter:count_rtl_0|dffs[10] ;
; Maximum fan-out               ; 33                               ;
; Total fan-out                 ; 442                              ;
; Average fan-out               ; 6.80                             ;
+-------------------------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; clock ; 87    ; --       ; --  ; 26                    ; 0                  ; yes    ; LVTTL        ; User                 ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                          ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name    ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; ldoa[0] ; 12    ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldoa[1] ; 13    ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldoa[2] ; 14    ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldoa[3] ; 16    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldoa[4] ; 17    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldoa[5] ; 19    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldoa[6] ; 20    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldoa[7] ; 21    ; --       ; 3   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[0] ; 1     ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[1] ; 2     ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[2] ; 5     ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[3] ; 6     ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[4] ; 7     ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[5] ; 8     ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[6] ; 9     ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; ldob[7] ; 10    ; --       ; 2   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
+---------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; ldob[0]        ; output ; LVTTL        ;         ; Y               ;
; 2        ; 13         ; --       ; ldob[1]        ; output ; LVTTL        ;         ; Y               ;
; 3        ; 14         ; --       ; VCCIO          ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI           ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; ldob[2]        ; output ; LVTTL        ;         ; Y               ;
; 6        ; 17         ; --       ; ldob[3]        ; output ; LVTTL        ;         ; Y               ;
; 7        ; 18         ; --       ; ldob[4]        ; output ; LVTTL        ;         ; Y               ;
; 8        ; 19         ; --       ; ldob[5]        ; output ; LVTTL        ;         ; Y               ;
; 9        ; 20         ; --       ; ldob[6]        ; output ; LVTTL        ;         ; Y               ;
; 10       ; 21         ; --       ; ldob[7]        ; output ; LVTTL        ;         ; Y               ;
; 11       ; 22         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; ldoa[0]        ; output ; LVTTL        ;         ; Y               ;
; 13       ; 24         ; --       ; ldoa[1]        ; output ; LVTTL        ;         ; Y               ;
; 14       ; 25         ; --       ; ldoa[2]        ; output ; LVTTL        ;         ; Y               ;
; 15       ; 26         ; --       ; +TMS           ; input  ; LVTTL        ;         ; N               ;
; 16       ; 27         ; --       ; ldoa[3]        ; output ; LVTTL        ;         ; Y               ;
; 17       ; 28         ; --       ; ldoa[4]        ; output ; LVTTL        ;         ; Y               ;