fashe.fit.eqn

通过VERILOG HDL语言使用CPLD连接PS2键盘.

-- Copyright (C) 1991-2005 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions 
-- and other software and tools, and its AMPP partner logic 
-- functions, and any output files any of the foregoing 
-- (including device programming or simulation files), and any 
-- associated documentation or information are expressly subject 
-- to the terms and conditions of the Altera Program License 
-- Subscription Agreement, Altera MegaCore Function License 
-- Agreement, or other applicable license agreement, including, 
-- without limitation, that your use is for the sole purpose of 
-- programming logic devices manufactured by Altera and sold by 
-- Altera or its authorized distributors.  Please refer to the 
-- applicable agreement for further details.
--B1_dffs[0] is lpm_counter:count_rtl_0|dffs[0] at LC16
B1_dffs[0]_p1_out = !B1_dffs[10] & !B1_dffs[0];
B1_dffs[0]_p2_out = !B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[0]_or_out = B1_dffs[0]_p1_out # B1_dffs[0]_p2_out;
B1_dffs[0]_reg_input = B1_dffs[0]_or_out;
B1_dffs[0] = DFFE(B1_dffs[0]_reg_input, GLOBAL(clock), , , );


--B1_dffs[1] is lpm_counter:count_rtl_0|dffs[1] at LC15
B1_dffs[1]_p1_out = !B1_dffs[10] & B1_dffs[1] & !B1_dffs[0];
B1_dffs[1]_p2_out = !B1_dffs[10] & !B1_dffs[1] & B1_dffs[0];
B1_dffs[1]_p3_out = B1_dffs[1] & !B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[1]_p4_out = !B1_dffs[1] & B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[1]_or_out = B1_dffs[1]_p1_out # B1_dffs[1]_p2_out # B1_dffs[1]_p3_out # B1_dffs[1]_p4_out;
B1_dffs[1]_reg_input = B1_dffs[1]_or_out;
B1_dffs[1] = DFFE(B1_dffs[1]_reg_input, GLOBAL(clock), , , );


--B1_dffs[2] is lpm_counter:count_rtl_0|dffs[2] at LC14
B1_dffs[2]_p0_out = B1_dffs[10] & B1_dffs[7] & B1_dffs[2];
B1_dffs[2]_p1_out = !B1_dffs[10] & B1_dffs[1] & B1_dffs[0];
B1_dffs[2]_p2_out = B1_dffs[1] & B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[2]_p3_out = B1_dffs[10] & B1_dffs[9] & B1_dffs[2];
B1_dffs[2]_p4_out = B1_dffs[10] & B1_dffs[8] & B1_dffs[2];
B1_dffs[2]_or_out = B1_dffs[2]_p0_out # B1_dffs[2]_p1_out # B1_dffs[2]_p2_out # B1_dffs[2]_p3_out # B1_dffs[2]_p4_out;
B1_dffs[2]_reg_input = B1_dffs[2]_or_out;
B1_dffs[2] = TFFE(B1_dffs[2]_reg_input, GLOBAL(clock), , , );


--B1_dffs[3] is lpm_counter:count_rtl_0|dffs[3] at LC13
B1_dffs[3]_p0_out = B1_dffs[10] & B1_dffs[7] & B1_dffs[3];
B1_dffs[3]_p1_out = !B1_dffs[10] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0];
B1_dffs[3]_p2_out = B1_dffs[2] & B1_dffs[1] & B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[3]_p3_out = B1_dffs[10] & B1_dffs[9] & B1_dffs[3];
B1_dffs[3]_p4_out = B1_dffs[10] & B1_dffs[8] & B1_dffs[3];
B1_dffs[3]_or_out = B1_dffs[3]_p0_out # B1_dffs[3]_p1_out # B1_dffs[3]_p2_out # B1_dffs[3]_p3_out # B1_dffs[3]_p4_out;
B1_dffs[3]_reg_input = B1_dffs[3]_or_out;
B1_dffs[3] = TFFE(B1_dffs[3]_reg_input, GLOBAL(clock), , , );


--B1_dffs[4] is lpm_counter:count_rtl_0|dffs[4] at LC12
B1_dffs[4]_p0_out = B1_dffs[10] & B1_dffs[7] & B1_dffs[4];
B1_dffs[4]_p1_out = !B1_dffs[10] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0];
B1_dffs[4]_p2_out = B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[4]_p3_out = B1_dffs[10] & B1_dffs[9] & B1_dffs[4];
B1_dffs[4]_p4_out = B1_dffs[10] & B1_dffs[8] & B1_dffs[4];
B1_dffs[4]_or_out = B1_dffs[4]_p0_out # B1_dffs[4]_p1_out # B1_dffs[4]_p2_out # B1_dffs[4]_p3_out # B1_dffs[4]_p4_out;
B1_dffs[4]_reg_input = B1_dffs[4]_or_out;
B1_dffs[4] = TFFE(B1_dffs[4]_reg_input, GLOBAL(clock), , , );


--B1_dffs[5] is lpm_counter:count_rtl_0|dffs[5] at LC11
B1_dffs[5]_p0_out = B1_dffs[10] & B1_dffs[7] & B1_dffs[5];
B1_dffs[5]_p1_out = !B1_dffs[10] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0];
B1_dffs[5]_p2_out = B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[5]_p3_out = B1_dffs[10] & B1_dffs[9] & B1_dffs[5];
B1_dffs[5]_p4_out = B1_dffs[10] & B1_dffs[8] & B1_dffs[5];
B1_dffs[5]_or_out = B1_dffs[5]_p0_out # B1_dffs[5]_p1_out # B1_dffs[5]_p2_out # B1_dffs[5]_p3_out # B1_dffs[5]_p4_out;
B1_dffs[5]_reg_input = B1_dffs[5]_or_out;
B1_dffs[5] = TFFE(B1_dffs[5]_reg_input, GLOBAL(clock), , , );


--B1_dffs[6] is lpm_counter:count_rtl_0|dffs[6] at LC10
B1_dffs[6]_p0_out = B1_dffs[10] & B1_dffs[7] & B1_dffs[6];
B1_dffs[6]_p1_out = !B1_dffs[10] & B1_dffs[5] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0];
B1_dffs[6]_p2_out = B1_dffs[5] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
B1_dffs[6]_p3_out = B1_dffs[10] & B1_dffs[9] & B1_dffs[6];
B1_dffs[6]_p4_out = B1_dffs[10] & B1_dffs[8] & B1_dffs[6];
B1_dffs[6]_or_out = B1_dffs[6]_p0_out # B1_dffs[6]_p1_out # B1_dffs[6]_p2_out # B1_dffs[6]_p3_out # B1_dffs[6]_p4_out;
B1_dffs[6]_reg_input = B1_dffs[6]_or_out;
B1_dffs[6] = TFFE(B1_dffs[6]_reg_input, GLOBAL(clock), , , );


--B1_dffs[7] is lpm_counter:count_rtl_0|dffs[7] at LC9
B1_dffs[7]_p1_out = !B1_dffs[10] & B1_dffs[6] & B1_dffs[5] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0];
B1_dffs[7]_p2_out = B1_dffs[6] & B1_dffs[5] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0] & !B1_dffs[9] & !B1_dffs[8];
B1_dffs[7]_p3_out = B1_dffs[10] & B1_dffs[7];
B1_dffs[7]_or_out = B1_dffs[7]_p1_out # B1_dffs[7]_p2_out # B1_dffs[7]_p3_out;
B1_dffs[7]_reg_input = B1_dffs[7]_or_out;
B1_dffs[7] = TFFE(B1_dffs[7]_reg_input, GLOBAL(clock), , , );


--B1_dffs[8] is lpm_counter:count_rtl_0|dffs[8] at LC8
B1_dffs[8]_p1_out = !B1_dffs[10] & B1_dffs[7] & B1_dffs[6] & B1_dffs[5] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0];
B1_dffs[8]_p2_out = B1_dffs[10] & B1_dffs[8];
B1_dffs[8]_or_out = B1_dffs[8]_p1_out # B1_dffs[8]_p2_out;
B1_dffs[8]_reg_input = B1_dffs[8]_or_out;
B1_dffs[8] = TFFE(B1_dffs[8]_reg_input, GLOBAL(clock), , , );


--B1_dffs[9] is lpm_counter:count_rtl_0|dffs[9] at LC7
B1_dffs[9]_p1_out = !B1_dffs[10] & B1_dffs[8] & B1_dffs[7] & B1_dffs[6] & B1_dffs[5] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[0];
B1_dffs[9]_p2_out = B1_dffs[10] & B1_dffs[9];
B1_dffs[9]_or_out = B1_dffs[9]_p1_out # B1_dffs[9]_p2_out;
B1_dffs[9]_reg_input = B1_dffs[9]_or_out;
B1_dffs[9] = TFFE(B1_dffs[9]_reg_input, GLOBAL(clock), , , );


--B1_dffs[10] is lpm_counter:count_rtl_0|dffs[10] at LC6
B1_dffs[10]_p1_out = B1_dffs[6] & B1_dffs[5] & B1_dffs[4] & B1_dffs[3] & B1_dffs[2] & B1_dffs[1] & B1_dffs[9] & B1_dffs[8] & B1_dffs[7] & !B1_dffs[10] & B1_dffs[0];
B1_dffs[10]_p2_out = !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7] & B1_dffs[10];
B1_dffs[10]_or_out = B1_dffs[10]_p1_out # B1_dffs[10]_p2_out;
B1_dffs[10]_reg_input = B1_dffs[10]_or_out;
B1_dffs[10] = DFFE(B1_dffs[10]_reg_input, GLOBAL(clock), , , );


--bit_start is bit_start at LC5
bit_start_p1_out = !B1_dffs[9] & !B1_dffs[8] & !B1_dffs[7];
bit_start_or_out = bit_start_p1_out # !B1_dffs[10];
bit_start_reg_input = !(bit_start_or_out);
bit_start = DFFE(bit_start_reg_input, GLOBAL(clock), , , );


--bitcnt_reg[1] is bitcnt_reg[1] at LC4
bitcnt_reg[1]_p1_out = !bitcnt_reg[3] & bitcnt_reg[0] & !bitcnt_reg[1];
bitcnt_reg[1]_p2_out = !bitcnt_reg[3] & !bitcnt_reg[0] & bitcnt_reg[1];
bitcnt_reg[1]_or_out = bitcnt_reg[1]_p1_out # bitcnt_reg[1]_p2_out;
bitcnt_reg[1]_reg_input = bitcnt_reg[1]_or_out;
bitcnt_reg[1] = DFFE(bitcnt_reg[1]_reg_input, bit_start, , , );


--bitcnt_reg[2] is bitcnt_reg[2] at LC3
bitcnt_reg[2]_p1_out = !bitcnt_reg[3] & bitcnt_reg[0] & bitcnt_reg[1];
bitcnt_reg[2]_p2_out = bitcnt_reg[3] & bitcnt_reg[2];
bitcnt_reg[2]_or_out = bitcnt_reg[2]_p1_out # bitcnt_reg[2]_p2_out;
bitcnt_reg[2]_reg_input = bitcnt_reg[2]_or_out;
bitcnt_reg[2] = TFFE(bitcnt_reg[2]_reg_input, bit_start, , , );


--bitcnt_reg[3] is bitcnt_reg[3] at LC2
bitcnt_reg[3]_p0_out = !bitcnt_reg[2] & !bitcnt_reg[3];
bitcnt_reg[3]_p1_out = !bitcnt_reg[0] & bitcnt_reg[1];
bitcnt_reg[3]_p2_out = !bitcnt_reg[1] & bitcnt_reg[2];
bitcnt_reg[3]_p4_out = bitcnt_reg[0] & bitcnt_reg[3];
bitcnt_reg[3]_or_out = bitcnt_reg[3]_p0_out # bitcnt_reg[3]_p1_out # bitcnt_reg[3]_p2_out # bitcnt_reg[3]_p4_out;
bitcnt_reg[3]_reg_input = !(bitcnt_reg[3]_or_out);
bitcnt_reg[3] = DFFE(bitcnt_reg[3]_reg_input, bit_start, , , );


--bitcnt_reg[0] is bitcnt_reg[0] at LC1
bitcnt_reg[0]_p1_out = bitcnt_reg[2] & bitcnt_reg[3] & !bitcnt_reg[0];
bitcnt_reg[0]_p2_out = bitcnt_reg[3] & !bitcnt_reg[0] & bitcnt_reg[1];
bitcnt_reg[0]_or_out = bitcnt_reg[0]_p1_out # bitcnt_reg[0]_p2_out;
bitcnt_reg[0]_reg_input = !bitcnt_reg[0]_or_out;
bitcnt_reg[0] = TFFE(bitcnt_reg[0]_reg_input, bit_start, , , );


--txd_reg is txd_reg at LC109
txd_reg_p1_out = bitcnt_reg[0] & bitcnt_reg[3];
txd_reg_p2_out = bitcnt_reg[3] & bitcnt_reg[2];
txd_reg_p4_out = bitcnt_reg[3] & bitcnt_reg[1];
txd_reg_or_out = txd_reg_p1_out # txd_reg_p2_out # txd_reg_p4_out;
txd_reg_reg_input = !(txd_reg_or_out);
txd_reg = DFFE(txd_reg_reg_input, bit_start, , , );


--clock is clock at PIN_87
--operation mode is input

clock = INPUT();


--txd is txd at PIN_71
--operation mode is output

txd = OUTPUT(txd_reg);