test.pin

基于QUARTUSII软件 实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信 所用语言位verilog HDL

fifo3_d[4]                   : P21       : output : LVTTL             :         : 6         : Y              
fifo3_d[5]                   : P22       : output : LVTTL             :         : 6         : Y              
sd3_dat[3]                   : R1        : input  : LVTTL             :         : 1         : Y              
GND*                         : R2        :        :                   :         : 1         :                
GND                          : R3        : gnd    :                   :         :           :                
GND*                         : R4        :        :                   :         : 1         :                
GND*                         : R5        :        :                   :         : 1         :                
GND*                         : R6        :        :                   :         : 1         :                
GND*                         : R7        :        :                   :         : 1         :                
GND*                         : R8        :        :                   :         : 1         :                
GND                          : R9        : gnd    :                   :         :           :                
VCCINT                       : R10       : power  :                   : 1.2V    :           :                
GND*                         : R11       :        :                   :         : 8         :                
VCCINT                       : R12       : power  :                   : 1.2V    :           :                
GND                          : R13       : gnd    :                   :         :           :                
GND*                         : R14       :        :                   :         : 7         :                
GND*                         : R15       :        :                   :         : 7         :                
GND*                         : R16       :        :                   :         : 7         :                
GND*                         : R17       :        :                   :         : 6         :                
GND*                         : R18       :        :                   :         : 6         :                
fifo3_d[6]                   : R19       : output : LVTTL             :         : 6         : Y              
fifo3_d[7]                   : R20       : output : LVTTL             :         : 6         : Y              
fifo3_d[8]                   : R21       : output : LVTTL             :         : 6         : Y              
fifo3_d[9]                   : R22       : output : LVTTL             :         : 6         : Y              
sd3_dat[2]                   : T1        : input  : LVTTL             :         : 1         : Y              
GND*                         : T2        :        :                   :         : 1         :                
GND*                         : T3        :        :                   :         : 1         :                
VCCIO1                       : T4        : power  :                   : 3.3V    : 1         :                
GND*                         : T5        :        :                   :         : 1         :                
GND*                         : T6        :        :                   :         : 1         :                
GND*                         : T7        :        :                   :         : 8         :                
GND*                         : T8        :        :                   :         : 8         :                
VCCIO8                       : T9        : power  :                   : 3.3V    : 8         :                
GND                          : T10       : gnd    :                   :         :           :                
GND*                         : T11       :        :                   :         : 8         :                
VCCINT                       : T12       : power  :                   : 1.2V    :           :                
GND                          : T13       : gnd    :                   :         :           :                
VCCIO7                       : T14       : power  :                   : 3.3V    : 7         :                
VCCINT                       : T15       : power  :                   : 1.2V    :           :                
GND*                         : T16       :        :                   :         : 7         :                
GNDD_PLL4                    : T17       : gnd    :                   :         :           :                
fifo3_d[10]                  : T18       : output : LVTTL             :         : 6         : Y              
VCCIO6                       : T19       : power  :                   : 3.3V    : 6         :                
GND                          : T20       : gnd    :                   :         :           :                
fifo3_d[11]                  : T21       : output : LVTTL             :         : 6         : Y              
fifo3_d[12]                  : T22       : output : LVTTL             :         : 6         : Y              
sd4_dat[1]                   : U1        : input  : LVTTL             :         : 1         : Y              
GND*                         : U2        :        :                   :         : 1         :                
GND*                         : U3        :        :                   :         : 1         :                
GND*                         : U4        :        :                   :         : 1         :                
GNDD_PLL1                    : U5        : gnd    :                   :         :           :                
VCCD_PLL1                    : U6        : power  :                   : 1.2V    :           :                
VCCA_PLL1                    : U7        : power  :                   : 1.2V    :           :                
GND*                         : U8        :        :                   :         : 8         :                
GND*                         : U9        :        :                   :         : 8         :                
GND*                         : U10       :        :                   :         : 8         :                
GND+                         : U11       :        :                   :         : 8         :                
GND+                         : U12       :        :                   :         : 8         :                
GND*                         : U13       :        :                   :         : 7         :                
GND*                         : U14       :        :                   :         : 7         :                
GND*                         : U15       :        :                   :         : 7         :                
VCCA_PLL4                    : U16       : power  :                   : 1.2V    :           :                
VCCD_PLL4                    : U17       : power  :                   : 1.2V    :           :                
GND*                         : U18       :        :                   :         : 6         :                
fifo3_d[14]                  : U19       : output : LVTTL             :         : 6         : Y              
fifo3_d[13]                  : U20       : output : LVTTL             :         : 6         : Y              
fifo3_d[16]                  : U21       : output : LVTTL             :         : 6         : Y              
fifo3_d[17]                  : U22       : output : LVTTL             :         : 6         : Y              
sd4_dat[0]                   : V1        : input  : LVTTL             :         : 1         : Y              
GND*                         : V2        :        :                   :         : 1         :                
GND                          : V3        : gnd    :                   :         :           :                
GND*                         : V4        :        :                   :         : 1         :                
GNDG_PLL1                    : V5        : gnd    :                   :         :           :                
GND                          : V6        : gnd    :                   :         :           :                
GNDA_PLL1                    : V7        : gnd    :                   :         :           :                
GND*                         : V8        :        :                   :         : 8         :                
GND*                         : V9        :        :                   :         : 8         :                
VCCIO8                       : V10       : power  :                   : 3.3V    : 8         :                
GND*                         : V11       :        :                   :         : 8         :                
GND+                         : V12       :        :                   :         : 7         :                
VCCIO7                       : V13       : power  :                   : 3.3V    : 7         :                
GND*                         : V14       :        :                   :         : 7         :                
GND*                         : V15       :        :                   :         : 7         :                
GNDA_PLL4                    : V16       : gnd    :                   :         :           :                
GND                          : V17       : gnd    :                   :         :           :                
GNDG_PLL4                    : V18       : gnd    :                   :         :           :                
GND*                         : V19       :        :                   :         : 6         :                
fifo3_d[15]                  : V20       : output : LVTTL             :         : 6         : Y              
fifo3_d[19]                  : V21       : output : LVTTL             :         : 6         : Y              
fifo3_d[20]                  : V22       : output : LVTTL             :         : 6         : Y              
sd4_cmd                      : W1        : bidir  : LVTTL             :         : 1         : Y              
sd4_clk                      : W2        : output : LVTTL             :         : 1         : Y              
GND*                         : W3        :        :                   :         : 1         :                
GND*                         : W4        :        :                   :         : 1         :                
GND*                         : W5        :        :                   :         : 1         :                
VCCIO8                       : W6        : power  :                   : 3.3V    : 8         :                
GND*                         : W7        :        :                   :         : 8         :                
GND*                         : W8        :        :                   :         : 8         :                
GND*                         : W9        :        :                   :         : 8         :                
GND                          : W10       : gnd    :                   :         :           :                
GND*                         : W11       :        :                   :         : 8         :                
GND+                         : W12       :        :                   :         : 7         :                
GND                          : W13       : gnd    :                   :         :           :                
GND*                         : W14       :        :                   :         : 7         :                
fifo4_d[7]                   : W15       : output : LVTTL             :         : 7         : Y              
fifo4_rclk                   : W16       : output : LVTTL             :         : 7         : Y              
VCCIO7                       : W17       : power  :                   : 3.3V    : 7         :                
GND*                         : W18       :        :                   :         : 6         :                
GND                          : W19       : gnd    :                   :         :           :                
fifo3_d[18]                  : W20       : output : LVTTL             :         : 6         : Y              
fifo3_d[22]                  : W21       : output : LVTTL             :         : 6         : Y              
fifo3_d[23]                  : W22       : output : LVTTL             :         : 6         : Y              
sd4_dat[3]                   : Y1        : input  : LVTTL             :         : 1         : Y              
sd4_dat[2]                   : Y2        : input  : LVTTL             :         : 1         : Y              
GND*                         : Y3        :        :                   :         : 1         :                
GND*                         : Y4        :        :                   :         : 1         :                
fifo4_d[29]                  : Y5        : output : LVTTL             :         : 8         : Y              
fifo4_d[26]                  : Y6        : output : LVTTL             :         : 8         : Y              
GND*                         : Y7        :        :                   :         : 8         :                
GND                          : Y8        : gnd    :                   :         :           :                
GND*                         : Y9        :        :                   :         : 8         :                
GND*                         : Y10       :        :                   :         : 8         :                
VCCIO8                       : Y11       : power  :                   : 3.3V    : 8         :                
VCCIO7                       : Y12       : power  :                   : 3.3V    : 7         :                
fifo4_d[11]                  : Y13       : output : LVTTL             :         : 7         : Y              
fifo4_d[10]                  : Y14       : output : LVTTL             :         : 7         : Y              
GND                          : Y15       : gnd    :                   :         :           :                
fifo4_d[2]                   : Y16       : output : LVTTL             :         : 7         : Y              
fifo3_rclk                   : Y17       : output : LVTTL             :         : 7         : Y              
fifo3_d[25]                  : Y18       : output : LVTTL             :         : 6         : Y              
fifo3_d[24]                  : Y19       : output : LVTTL             :         : 6         : Y              
fifo3_d[21]                  : Y20       : output : LVTTL             :         : 6         : Y              
fifo3_d[26]                  : Y21       : output : LVTTL             :         : 6         : Y              
fifo3_d[27]                  : Y22       : output : LVTTL             :         : 6         : Y