fadder4.fit.rpt
来自「VHDL实现四位全加器」· RPT 代码 · 共 642 行 · 第 1/5 页
RPT
642 行
+---------------------------------------------+---------------------+
; Total logic elements ; 8 / 2,910 ( < 1 % ) ;
; -- Combinational with no register ; 8 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 0 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 0 ;
; -- 3 input functions ; 8 ;
; -- 2 input functions ; 0 ;
; -- 1 input functions ; 0 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 8 ;
; -- arithmetic mode ; 0 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 0 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total registers ; 0 / 3,210 ( 0 % ) ;
; Total LABs ; 1 / 291 ( < 1 % ) ;
; Logic elements in carry chains ; 0 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 14 / 104 ( 13 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 0 ;
; M4Ks ; 0 / 13 ( 0 % ) ;
; Total memory bits ; 0 / 59,904 ( 0 % ) ;
; Total RAM block bits ; 0 / 59,904 ( 0 % ) ;
; PLLs ; 0 / 1 ( 0 % ) ;
; Global clocks ; 0 / 8 ( 0 % ) ;
; Average interconnect usage ; 0% ;
; Peak interconnect usage ; 0% ;
; Maximum fan-out node ; fadder1:u1|co~72 ;
; Maximum fan-out ; 2 ;
; Highest non-global fan-out signal ; fadder1:u1|co~72 ;
; Highest non-global fan-out ; 2 ;
; Total fan-out ; 29 ;
; Average fan-out ; 1.21 ;
+---------------------------------------------+---------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; a[0] ; 16 ; 1 ; 0 ; 8 ; 2 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; a[1] ; 26 ; 1 ; 0 ; 5 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; a[2] ; 11 ; 1 ; 0 ; 9 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; a[3] ; 34 ; 1 ; 0 ; 2 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; b[0] ; 33 ; 1 ; 0 ; 2 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; b[1] ; 27 ; 1 ; 0 ; 4 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; b[2] ; 143 ; 2 ; 2 ; 14 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; b[3] ; 144 ; 2 ; 2 ; 14 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
; cin ; 17 ; 1 ; 0 ; 7 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; cout ; 32 ; 1 ; 0 ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; so[0] ; 31 ; 1 ; 0 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; so[1] ; 7 ; 1 ; 0 ; 10 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; so[2] ; 28 ; 1 ; 0 ; 4 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
; so[3] ; 38 ; 4 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 13 / 22 ( 59 % ) ; 3.3V ; -- ;
; 2 ; 2 / 28 ( 7 % ) ; 3.3V ; -- ;
; 3 ; 0 / 26 ( 0 % ) ; 3.3V ; -- ;
; 4 ; 1 / 28 ( 4 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 7 ; 6 ; 1 ; so[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 8 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 10 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 11 ; 8 ; 1 ; a[2] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 12 ; 9 ; 1 ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ;
; 13 ; 10 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
; 14 ; 11 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;
; 15 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 16 ; 12 ; 1 ; a[0] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 17 ; 13 ; 1 ; cin ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 18 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 19 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 20 ; 14 ; 1 ; ^nCEO ; ; ; ; -- ; ; -- ; -- ;
; 21 ; 15 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;
; 22 ; 16 ; 1 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;
; 23 ; 17 ; 1 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;
; 24 ; 18 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ; -- ; -- ;
; 25 ; 19 ; 1 ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; On ;
; 26 ; 20 ; 1 ; a[1] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 27 ; 21 ; 1 ; b[1] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 28 ; 22 ; 1 ; so[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 29 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 30 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 31 ; 23 ; 1 ; so[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 32 ; 24 ; 1 ; cout ; output ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 33 ; 25 ; 1 ; b[0] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 34 ; 26 ; 1 ; a[3] ; input ; 3.3-V LVTTL ; ; Row I/O ; N ; no ; Off ;
; 35 ; 27 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 36 ; 28 ; 1 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
; 37 ; 29 ; 4 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?