light.hier_info

用ＶＨＤＬ来模拟实现钟最终实现数字电子钟的设计

|light
clk1 => clk~0.IN1
clk1 => clk2.CLK
light[0] <= light[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[1] <= light[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[2] <= light[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[3] <= light[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[4] <= light[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[5] <= light[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[6] <= light[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[7] <= light[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[8] <= light[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[9] <= light[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[10] <= light[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
light[11] <= light[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE