and2_gate.v

这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码

module and2_gate(a,b,c);
  input a,b;
  output c;
  
  assign c=a & b;
endmodule